Sample Rate - SAR ADC (STM32H743ZI)

[Stefan W. (warrie87)]

Guten Tag,

scheinbar habe ich gerade einen fürchterlichen Knoten im Hirn. 
Vielleicht kann mir ja hier jemand helfen.

Der oben genannte STM32 arbeitet mit SAR-ADCs. Im Boost Mode kann man 
den ADC mit 36MHz takten. Aus diesen 36MHz soll er bei einer 16-Bit 
Auflösung 3,6 MSPS raus holen. Das würde dann bedeuten, dass er einen 
Sample in 10 Clock Cycles schaffen muss. Die Sample-Zeit kann man auf 
1,5 Clock Cycles einstellen. Kein Problem. Zusammen mit den 8,5 Clock 
Cycles für den SAR-Wandler komme ich dann auch auf 10 Cycles für einen 
Sample.

Und da liegt mein Problem. Der SAR-Wandler arbeitet doch Bit für Bit. 
Das heißt für mich, dass pro Clock Cycle genau 1 Bit dazu kommen kann. 
Dann müsste er aber bei 16 Clock Cycles + Sample Time liegen.

Wie schafft er das in 8,5?

Vielen Dank für eure Hilfe

[minifloat (Gast)]

Stefan W. schrieb:
> Wie schafft er das in 8,5?

Wie kann es halbe Takte geben?
Blöde Frage, ich weiß.
Antwort: "Die" nutzen die fallende und die steigende Taktflanke zum 
ermitteln eines Bits.
Es sind daher immer
0,5 + Bits/2

Die Einschwingzeit des Komparators nachdem der interne DAC ein Bit 
ausgegeben hat, dauert wohl "0,5 Takte".

Für das MSB ist der Komparator bereits eingeschwungen. Ab da läuft es 
sequentiell. Die letzte Flanke wird benötigt um das letzte Bit 
abzuholen.

mfg mf

[Stefan W. (warrie87)]

minifloat schrieb:
> Antwort: "Die" nutzen die fallende und die steigende Taktflanke zum
> ermitteln eines Bits.

> mfg mf

Danke, da hätte ich wirklich auch selbst drauf kommen können. Scheinbar 
Brett vorm Kopf.