Hallo, ich versuche ein closed loop DC-Motortreiber zu bauen. Blöd ist nur, dass der Encoder selbst im Stillstand zählt. Das Problem konnte ich schnell auf meine H-Brücke zurückführen, die echt heftige Überschwinger hatte. Bei etwas mehr Leistung haben diese Spannungsspitzen auch schon ein paar mal die OPAmps für die Strommessung zerstört. Die Schaltfrequenz liegt bei 20 kHz. Dieses Überschwinger sind leider überall zu sehen, auf sämtlichen Ground Leitungen und auch in der Versorgung vom Mikrocontroller oder Encoder. Folgende Dinge habe ich bereits versucht: - 33 Ohm Gatewiderstände hinzugefügt - Kondensatorbank hinzugefügt aus: 1 x 1000 uF Elko; 5 x 47 uF Elkos; 3 x 4,7 uF Keramik; 2 x 0,47 uF Keramik - Die 30 cm langen Kabel von Labornetzteil durch etwa 3 cm kurze Drähte ersetzt - Zusätzliche flyback Schottky Dioden zu den MOSFETs hinzugefügt All diese Dinge haben es teilweise verbessert, aber das Problem nicht gelöst, wie man im Bild sieht. Im Bild ist eine 7,2 mH Last, aber auch ohne Last bekomme ich dieses Bild. Die MOSFETs auf dem Schaltplan sind auch schon alle gestorben, deswegen sind da jetzt 6N80 MOSFETs. Die Versorgung für den Mikrokontroller kommt vom Laptop, Encoder und Brücke speise ich vom Netzteil. Alle Grounds sind natürlich verbunden. Jetzt bin ich schon am Ende meines Lateins. Mein Board ist auch schon so verunstaltet, dass ich eventuell noch mal mit einem neuen anfangen sollte. Die Einzige Idee die ich noch hätte, wäre eine Erhöhung des Gatewiderstands. Was meint ihr?
Angehängte Dateien:
:
Bearbeitet durch User
Zeig mal das Layout. Hier kann mm sehr viel falsch machen!
Mir ist nicht ganz klar, wie du auf 91nF Bootstrap C kommst. Die einzige dimensionierte Beispielschaltung im DB benutzt da 1µF, also zehnmal so groß. Dieser Kondensator wird nämlich ins Gate umgeladen und kann ruhig ein wenig Reserve haben.
Angehängte Dateien:
-
Unbenannt.png
35 KB -
Unbenannt2.png
35 KB
Das Layout ist nicht mehr sehr repräsentativ. Ich habe schon ein paar Bahnen durchtrennt, z.B. für die Gatewiderstände. Außerdem ist nicht alles bestückt. Im Grunde nur die Transistoren und die Treiber für die H-Brücken. Der Mikrocontroller ist extern.
Matthias S. schrieb: > Mir ist nicht ganz klar, wie du auf 91nF Bootstrap C kommst. Die einzige > dimensionierte Beispielschaltung im DB benutzt da 1µF, also zehnmal so > groß. Dieser Kondensator wird nämlich ins Gate umgeladen und kann ruhig > ein wenig Reserve haben. Gute Frage, ich weiß auch nicht mehr warum es 91 nF sind. Ist schon eine weile her, seit ich das erstellt habe. Bei solchen Sachen halte ich mich eigentlich immer an die Beispiele. Aber es scheint ja auch mit den 91 nF zu schalten, auch wenn es etwas stark schaltet. Oder sehe ich da was falsch?
:
Bearbeitet durch User
Beitrag #6063613 wurde von einem Moderator gelöscht.
Angehängte Dateien:
Hab mir mal die Gates angeschaut. Ch1 ist High, Ch2 ist Low. Beim auschalten vom High-Transistor geht die Spannung komischerweise kurz hoch. Sollte so nicht sein, oder?
Dennis schrieb im Beitrag #6063613:
> Sieht nach scheiße aus.
Danke für deine konstruktive Kritik.
Hast du dir schonmal das Kapitel "Grounding, Component Placement and Circuit Layout" im Datenblatt durchgelesen? Dein Treiber lädt in Nanosekunden die Gates um. Das heißt da fließt ein Strom im Amperebereich. Der Stromkreis ist im Datenblatt sogar vermerkt. Dein Treiberground ist über eine hauchdünne Strippe irgendwo an einer Groundwurst angebunden, die sich wild über dein ganzes Board schlängelt.
Angehängte Dateien:
-
stromschleifen.png
430 KB
Maxim W. schrieb: > Dennis schrieb: >> Sieht nach scheiße aus. > > Danke für deine konstruktive Kritik. Die Kritik von Dennis ist zwar ziemlich knapp zusammengefasst, aber leider trifft sie zu. Ich versuche, dir ein Beispiel für die Layoutkatastrophe zu beschreiben (leider gibt es noch weitere Beispiele). Im Anhang habe ich eingezeichnet, welchen Weg der Strom nimmt, wenn er über T5 und T2 fließt (blaue Schleife) und wie er dann umkommutiert wird, wenn auf T5 und T1 umgeschaltet wird (grüne Schleife). Die Differenzfläche dieser beidden Schleifen muss möglichst klein sein. Je größer sie ist, desto mehr parasitäre Induktivität muss umkommutiert werden, was zu Spannungsspitzen führt. Bei dir ist die Differenz beider Flächen riesig. Und die Streuinduktivität wird auch noch von allen drei Phasen gleichzeitig gesehen (so dass das Umschalten einer Phase dir Spannungsspitzen in die andere Phase induziert). Das geht so gar nicht. Der Stützkondensator (C22) muss viel näher an die Brücke ran, die GND-Verbindung muss sehr viel direkter werden. Schau dir z.B. folgende Seite an http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler, versuche die Grundprinzipien zu verstehen, und dann entwirf die ganze Schaltung noch mal neu. Und stell den Neuentwurf hier zur Diskussion - wenn mal insgesamt weniger Fehler drin sind, dann lohnt es sich, alle verbleibenden Fehler zu diskutieren.
Hallo, ich vermute, dass es die Masse der Gatetreiber im Ausschaltmoment der low side FET zu stark unter 0V zieht, so dass der Low-Pegel am Eingang des Treibers plötzlich wieder temporär als high erkannt wird. Der so "verschluckt" sich der Gatereiber kurzzeitig. Das Layout ist wirklich nicht so toll - optimistisch formuliert. Die Streuinduktivitäten sind groß, die Pufferkondensatoren schlecht plaziert. Die Masseführung ist eine Katastrophe (Hast du Masseflächen ausgeblendet, oder fehlen die wirklich?). Auf deinen Oszi-Messungen taucht das Gate des Low-Side-Fets im Schaltmoment auf fast -5V ab... Bring mal Kapazität näher an die Leistungs-FET ran. Ein paar µF keramisch von Drain des T1 nach source von T2 nach GND. Außerdem sind 100nF an der Versorgung des Gatetreibers Pflicht. Ganz nah, wie bei einem Prozessor.
Karsten B. schrieb: > Hast du dir schonmal das Kapitel "Grounding, Component Placement and > Circuit Layout" im Datenblatt durchgelesen? > > Dein Treiber lädt in Nanosekunden die Gates um. Das heißt da fließt ein > Strom im Amperebereich. Der Stromkreis ist im Datenblatt sogar vermerkt. > Dein Treiberground ist über eine hauchdünne Strippe irgendwo an einer > Groundwurst angebunden, die sich wild über dein ganzes Board schlängelt. Stimmt hast recht, das muss wohl überarbeitet werden! Finde dein Beschreibung der Bahnen übrigens sehr amüsant :D Achim S. schrieb: > Die Kritik von Dennis ist zwar ziemlich knapp zusammengefasst, aber > leider trifft sie zu. Ich versuche, dir ein Beispiel für die > Layoutkatastrophe zu beschreiben (leider gibt es noch weitere > Beispiele). > > Im Anhang habe ich eingezeichnet, welchen Weg der Strom nimmt, wenn er > über T5 und T2 fließt (blaue Schleife) und wie er dann umkommutiert > wird, wenn auf T5 und T1 umgeschaltet wird (grüne Schleife). Die > Differenzfläche dieser beidden Schleifen muss möglichst klein sein. Je > größer sie ist, desto mehr parasitäre Induktivität muss umkommutiert > werden, was zu Spannungsspitzen führt. Bei dir ist die Differenz beider > Flächen riesig. Und die Streuinduktivität wird auch noch von allen drei > Phasen gleichzeitig gesehen (so dass das Umschalten einer Phase dir > Spannungsspitzen in die andere Phase induziert). Das geht so gar nicht. > > Der Stützkondensator (C22) muss viel näher an die Brücke ran, die > GND-Verbindung muss sehr viel direkter werden. Schau dir z.B. folgende > Seite an > http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler, > versuche die Grundprinzipien zu verstehen, und dann entwirf die ganze > Schaltung noch mal neu. > > Und stell den Neuentwurf hier zur Diskussion - wenn mal insgesamt > weniger Fehler drin sind, dann lohnt es sich, alle verbleibenden Fehler > zu diskutieren. Danke, das hat mir schon viel mehr weiter geholfen! Dann werde ich mich noch mal an die Sache ran setzen :)
Arnonym schrieb: > Außerdem sind 100nF an der Versorgung des Gatetreibers Pflicht. Ganz > nah, wie bei einem Prozessor. Das und auch der 100µ Elko bringt so gut wie gar nichts. Mit den dünnen Strippchen angebunden sind da locker mehrere nH Induktivität zwischen dem Kondensator und dem Versorgungspin des Chips. Bei den Schaltfrequenzen ist das tödlich. Lieber ein ~10µ Keramik dicht ran.
Achim S. schrieb: > Im Anhang habe ich eingezeichnet, welchen Weg der Strom nimmt, wenn er > über T5 und T2 fließt (blaue Schleife) und wie er dann umkommutiert > wird, wenn auf T5 und T1 umgeschaltet wird (grüne Schleife). Die > Differenzfläche dieser beidden Schleifen muss möglichst klein sein. Die gezeichnet Differenzfläche ist kein brauchnares Kriterium, auch spielen die Ausgangsterminals der Brücke für die parasitäre Induduktivität keine Rolle. Besser ist die Betrachtung der Fläche des Kommutierungsloops. Also die Schleife von VCC, Verbindung von HS nach LS Schalter und zurück nach GND. Und die ist in der Tat riesig. Das Layout ist so leider unbrauchbar. Das gleiche gilt auch für die Leiterschleife des Gatepfads, auch hier muss die parasitäre Induktivität minimiert werden. Von welchen Strömen und Spannungen reden wir eigentlich?
Arnonym schrieb: > Hast du Masseflächen > ausgeblendet, oder fehlen die wirklich? Die fehlen wirklich. Habe noch einiges zu lernen.
Asaf schrieb: > Von welchen Strömen und Spannungen reden wir eigentlich? 12 V, geplant waren mal so 3 A pro Brücke. So hoch bin ich natürlich nie gekommen.
Asaf schrieb: > Die gezeichnet Differenzfläche ist kein brauchnares Kriterium, auch > spielen die Ausgangsterminals der Brücke für die parasitäre > Induduktivität keine Rolle. Besser ist die Betrachtung der Fläche des > Kommutierungsloops. Kannst du bitte mal einzeichnen, was du selbst für die Kommutierungsloop hältst? (Für den Anwendungsfall, dass zwischen T1 und T2 umkommutiert wird) Ich wäre überrascht, wenn nicht genau das rauskommt, was ich als Differenzfläche gezeichnet habe.
15V Vcc für den Treiber ist schon etwas grenzwertig. Habe die Datenblätter der FET nicht gelesen aber bis zur magischen grenze von 18V ist da nicht viel Luft. Da würde ich auf 12V runter gehen. Zumal der Treiber ja auch nur für 16V ausgelegt ist. Nicht das die FET über die Gates gekillt wurden.
Maxim W. schrieb: > Beim > auschalten vom High-Transistor geht die Spannung komischerweise kurz > hoch. Sollte so nicht sein, oder? Das ist vermutlich eine Mischung aus schlechter Führung des Leistungskreises, zu langen Zuleitungen zum MOSFet und der Millerkapazität. Wenn man sowas sieht, ist es ein Zeichen für schwächliche Treiber, denn die sollten das Gate zügig auf- und entladen. Ein zu grosser Gatewiderstand kann so etwas verursachen, aber auch die o.a. Routing Probleme. Das muss alles kurz und vor allem auf der Leistungsseite auch knackig sein - dicke Leiterbahnen, weg vom Kleinsignal und so geroutet, das der dicke Strom nicht die Treiber oder den MC berührt.
Maxim W. schrieb: > Die MOSFETs auf dem Schaltplan sind auch schon alle gestorben, deswegen > sind da jetzt 6N80 MOSFETs. Auf alle Fälle ist der 6N80 hochohmig genug, um Kurzschlüsse (beide übereinanderliegenden Mosfets ein, oder eine gesättigte "Lastinduktivität") zu verkraften.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.