Maximaler externer Speicher bei 15 Adressleitungen

[Holger K. (holgerkraehe)]

Hallo zusammen

Der Allwinenr A13 hat einen Adressbuss von A0..A14 - Somit 15 Leitungen.

Nach meiner Berechnugn ergibt dies:

2^15 = 32768 Zustände
Die Datenbusbreite beträgt 16Bits

Somit beträgt der maximal addressierbare Speicher 32768 x 2Bytes = 65536 
Bytes.

Dies wären ja 64MBytes.

In den Datenblättern und auf Webseiten der Boards steht jedoch überall 
512MB

z.B. hier:

https://www.olimex.com/Products/OLinuXino/A13/A13-OLinuXino/open-source-hardware

Da steht sogar noch explizit:

512 MB RAM (2 x 256Mbit x 8)

Mache ich einen Überlegungsfehler oder liegen alle anderen falsch?

Danke

[Holger K. (holgerkraehe)]

M. K. schrieb im Beitrag #6067214:
> Wie meinen?
> Wirkt der Kaffe noch nicht?

Ja du hast recht.

Das wären ja 64 KBytes ^^

Ich hab das Problem gefunden. Es gibt noch drei Bankselects.

Also eigentlich 2^15+3 = 2^18 Möglichkeiten. Dies wären dann 262144 
*2Bytes = 524288 Bytes

[A. B. (Gast)]

Holger K. schrieb:
> Somit beträgt der maximal addressierbare Speicher 32768 x 2Bytes = 65536
> Bytes.
>
> Dies wären ja 64MBytes.

Wohl eher 64 *k*Bytes

> Mache ich einen Überlegungsfehler oder liegen alle anderen falsch?

Dyn. RAMs haben seit der (ihrer) Steinzeit einen gemultiplexten 
Adressbus, s. RAS-, CAS-Signal.

[karadur (Gast)]

Schau dir mal an wie DRAM adressiert. 15x15x2 => 2GB möglich

[S. R. (svenska)]

Holger K. schrieb:
> Der Allwinenr A13 hat einen Adressbuss von A0..A14
> - Somit 15 Leitungen. [...]
> Die Datenbusbreite beträgt 16Bits

Das ergibt für dynamischen Speicher also 32768 Zeilen zu je 32768 
Spalten, bei je 16 Bit pro Speicherzelle. Also 2 GB insgesamt.

Bei SRAM wären es insgesamt 32768 Speicherzellen zu je 16 Bit, also 64 
KB.

[Dergute W. (derguteweka)]

Moin,

Also "in Echt" liegts irgendwo zwischen 2^15 und 2^(15*2). Weil die Row- 
und Column-Adresse nicht immer gleich lang sind und weil's neben den 
reinen Adresssignalen noch die Banksignale gibt, die sind nicht 
gemultiplext.
Wenn man an den Allwinnerchip 2 Rams mit 256M x 8Bit anschliesst, 
brauchen die 3 bit Bank, 15 bit Rowaddress und 10 bit Columnaddress.

Gruss
WK