Kicad: Wer benutzt es professionell?

Keine Ahnung, was du falsch machst. Ich stand vor dem Problem, dass ich 
in der Firma Eagle benutzt habe und einfach nicht auf meinen privaten 
Rechner kopiert bekommen habe ;)....

Dann habe ich zwangsläufig KiCad ausprobiert.

Inzwischen kommt mir Eagle nicht mehr auf den Rechner.

Erfahrener schrieb:
> Keine Ahnung, was du falsch machst.

Ja, ich auch nicht.
Ich layoute ja erst seit 30Jahren mit unterschiedlichster Software.

Also machst Du mit Kicad PCBs, die auch tatsächlich gebaut werden und 
nicht einfachster Kram sind, oder nicht?

Kann ich so nicht nachvollziehen.

Bin zufriedener wie mit vielen (auch sehr teuren) Alternativen.

"Schraffierte Flächen" klingt nach dem altem Grafikmodus.. stell das mal 
um (in pcbnew auf Einstellungen und dann den beschleunigten Modus 
auswählen... oder F11 drücken).

73

Hab ich beide ausprobiert.
Eine Fläche ist mittlerweile gefüllt, nach hin und herziehen der 
Abmessungen und bleibt das auch egal was ich damit anstelle, die andere 
nicht und da habe ich nun wirklich alles ausprobiert, was mir auch nur 
im entferntesten eingefallen ist.

M. K. schrieb:
> Ich layoute ja erst seit 30Jahren mit unterschiedlichster Software.

Das kann der Grund sein. Ältere Menschen tun sich mit Umstellung oftmals 
schwer. Wenn du schon 30 Jahre professionell routest, dann wirst du 
vermutlich so Ende 50 sein.

M. K. schrieb:
> Eine Fläche ist mittlerweile gefüllt, nach hin und herziehen der
> Abmessungen und bleibt das auch egal was ich damit anstelle, die andere
> nicht und da habe ich nun wirklich alles ausprobiert, was mir auch nur
> im entferntesten eingefallen ist.

Der Umriss der gefüllten Fläche darf sich nicht selber schneiden (da 
gibts aber Warnung). Sonst muss man zum Füllen "B" oder so drücken oder 
einen DRC Lauf machen, beim "normalen" layouten füllt er nicht dauernd 
nach.

Und ja, KiCAD kann man auch für "komplexere" Dinge verwenden, was auch 
immer das genau sein soll.

Erfahrener schrieb:
> Das kann der Grund sein. Ältere Menschen tun sich mit Umstellung oftmals
> schwer. Wenn du schon 30 Jahre professionell routest, dann wirst du
> vermutlich so Ende 50 sein.

Haha, sehr gelacht.
Mitte 40, selbstständig und lebenslanges Lernen ist mein täglich Motto.
Wenn ich 'damals war alles besser' leben würde, würde ich mein Protel 
bis zur Rente benutzen

Zwei Flächen, beide unterscheidet nichts.
Beide waren schraffiert. Eine wechselt nach herumschieben an den Abmaßen 
plötzlich auf gefüllt und bleibt es seit dem, auch wenn ich skurilste 
Dinge damit anstelle.
Die andere kann ich verändern soviel ich will.
Jede Einstellung probiert, Schraffur gewählt mit überlappenden Maßen, 
Netz geändert, solide, mit und ohne thermals und was weiß ich nicht noch 
alles.
Und nichts geht.

Du antwortest aber nicht auf meine Frage, wie DU Kicad einsetzt.
Der Hobbyist mit dem gelegentlichen Layout das nicht besonders 
anspruchsvoll ist, kann nämlich vieles überhaupt nicht nachvollziehen, 
deswegen meine Frage nach PROFIS oder dem wissenden Amateur, der mir 
hier auf die Sprünge helfen kann und nicht nur die typischen dämlichen 
Sprüche reißt, die immer kommen wenn man OS Software kritisiert.

Konnte ich meinen Punkt klarmachen?

Wenn du ersthaft Hilfe haben möchtest solltest du dein Board hochladen.

rµ schrieb:
> Der Umriss der gefüllten Fläche darf sich nicht selber schneiden (da
> gibts aber Warnung). Sonst muss man zum Füllen "B" oder so drücken oder
> einen DRC Lauf machen, beim "normalen" layouten füllt er nicht dauernd
> nach.
>
> Und ja, KiCAD kann man auch für "komplexere" Dinge verwenden, was auch
> immer das genau sein soll.

Schneidet sich nicht.
B gedrückt
DRC gemacht
Keine Veränderung.

Kompakt, nicht komplex waren meine Worte.
Kompakt heißt, hohe Packungsdichte, enge Abstände und oft Anpassung der 
Primitives womit Kicad sich z.B. durch den fehlenden Pad / Via Stack 
Manager nicht gerade mit Ruhm bekleckert, weil mir die sinnlosen Vias 
auf den nicht angeschlossenen Mittellagen den Querschnitt versauen.
Bei Protel habe ich die bei einem ähnlichen Layout in den Mittelagen auf 
Null gesetzt und konnte so den Gesammtwiderstand der Stromführenden 
Mittellagen deutlich verbessern. Kicad kann das nicht.

Abstände zwischen beliebigen Objekten definieren?
Egde Cut Abstand einstellen, weil ich bei V-Groove 0,5mm brauche, egal 
was in der Netzklasse eingestellt ist?
Abstände auf Mittellagen anders definieren als auf Aussenlagen?
Geht alles nicht bei Kicad.

Spielt keine Rolle wenn ich eine Handvoll SMD auf Eurokartengröße 
streue, aber bei KOMPAKTEN layouts ist das wesentlich, also hat Kicad 
nach meiner Definition für KOMPAKTE Layouts echte Schwächen.

Wäre hinnehmbar, aber wenigstens so grundlegende sachen wie Polygone 
müssen doch funktionieren.
Also noch mehr Tipps?

Erfahrener schrieb:
> Wenn du ersthaft Hilfe haben möchtest solltest du dein Board hochladen.

Klar, ist ja nur Kundeneigentum.
Das wird der schon verstehen.

M. K. schrieb:
> Also noch mehr Tipps?

Board hochladen und zeigen!

M. K. schrieb:
> Klar, ist ja nur Kundeneigentum.
> Das wird der schon verstehen.

Dann verunstalte das Board eben, bis wir nur noch dein Problemchen 
sehen.

Hier am Cern habe ich bislang 2 Cad Programme kennen gelernt. Altium 
Designer und KiCad und ich versichere dir, mit beiden kann man Board 
entwickeln, die helfen können die CP-Verletzung zu verstehen. Und die 
somit ein Teil der größten Maschine der Welt werden. Wenn das nicht 
professionel ist, weiß ich auch nicht.

So, ich muss weg.
Ich ärgere mich und Euch später weiter.
Vielleicht findet sich bis dahin auch jemand der das Verhalten kennt und 
eine Lösung hat.

M. K. schrieb:
> Ich ärgere mich und Euch später weiter.

Also ich ärgere mich über KiCad so gut wie gar nicht.

M. K. schrieb:
> Erfahrener schrieb:
>> Wenn du ersthaft Hilfe haben möchtest solltest du dein Board hochladen.
>
> Klar, ist ja nur Kundeneigentum.
> Das wird der schon verstehen.

Du kannst doch einfach alles herauslöschen, was für das betreffende 
Problem nicht relevant ist. Dann bleiben im Zweifelsfall halt nur die 
Problemstellen drinn. Da wird man kaum noch was vom Board übrig haben.

> mit V17 recht flüssig geht

Was machst du denn für Designs? Also Komplexitätsgrad. Ich hatte ein 
Design, welches praktisch nicht mehr zu layouten war. Allerdings war es 
auch ein 18 Lagiges Design mit großem BGA (FPGA) und vielen Signalen. 
Aber da wurde es so langsam, dass manchmal das Via setzen schon 10 oder 
20 Sekunden gedauert hat.
Irgendwann wurde auch das routen so extrem langsam, dass ich nur noch 
mit Biegen und Brechen ans Ziel kam. Ich war echt verzweifelt. Ab der 
V18 wurde es dann glücklicherweise etwas besser.

Aber komplexe Designs sind immer noch ein heikles Thema. Für mich ist 
Altium daher nur ein Medium-Tool. Ich habe vorher mit Cadence Allegro 
gearbeitet und das läuft um Potenzen schneller. Ich wäre mit Altium 
eigentlich zufrieden, wenn nur nicht diese extreme Langsamkeit nicht 
wäre...

Ich weiß nicht woran es liegt, aber da muss irgendwas in deren Codebasis 
extrem schiefgelaufen sein. :-(

LHCb schrieb:
> Hier am Cern habe ich bislang 2 Cad Programme kennen gelernt. Altium
> Designer und KiCad und ich versichere dir, mit beiden kann man Board
> entwickeln

Keine Frage, geht mit beiden.
Mit Altium, schnell, effizient mit sehr mächtigen Tools.
In Kicad durch umschiffen, der Bugs und Unzulänglichkeiten, Zuhilfenahme 
eines Texteditors und mit einem ergebniss das immer hinter Altium 
zurückbleiben wird, wenn man es beherrscht.
Protel99 war vor 20Jahren der Vorläufer von Altium und kann von den 
wesentlichen Dingen sehr, sehr viel mehr als Kicad.
Mit Protel arbeite ich seit vielen Jahren und kenne Eagle gut genug es 
nur zu benutzen wenn ich muss.
Sicher hat Eagle sich stark entwickelt, aber Abo mache ich nicht.

Der wissenschaftlich arbeitende Physiker, der jetzt auch in Elektronik 
macht, produziert zwar eine professionelle Anwendung, aber nicht 
ansatzweise unter den Effizienzdruck eines Entwicklers der von den 
Früchten seiner Arbeit leben muss. Weiß ich aus Erfahrung und meine das 
auch nicht böse. Die leben da nur oft auf einem anderen Planeten, was 
sie auch müssen in ihrem Job.

Meine Erwartungshaltung war sicher zu hoch, nachdem ich gesehen habe was 
Kicad bereits für Features bietet.
Ich ging davon aus das die permanent wichtigen Basisfunktionen 
ausgereift sind, sehe jetzt aber das Features wie 'geschwungene 
Netzlinien' super funktionieren, die Handgriffe die ich aber 100Mal die 
Stunde machen muss, echt hakelig und unzuverlässig sind.
Folge ich z.B. nicht dem Routingvorschlag wirds hässlich.
Shift + / zum ändern des Winkels funktioniert meist nicht, ist 
umständlich zu erreichen und bietet gerade mal zwei Möglichkeiten.
Ein professioneller Entwickler hätte das gewusst, das Programmiererteam 
anscheinend nicht.
Dieses Beispiel liesse sich seitenfüllend ergänzen, wovon ich jetzt mal 
lieber absehe.

Hätte Protel99SE die Funktionen die ich vermisse und hätte ich Altium 
nicht so 'lieb', ich würde ich mir Kicad ja garnicht antun.
Gehe einfach mal davon aus das ich wirklich versuche dieses Projekt bis 
zum Ende durchzuziehen mit all den Haken und Ösen, um mich daran zu 
gewöhnen, obwohl mir bewusst ist das ich das mit Protel locker in der 
Hälfte der Zeit und besserem Ergebnis hätte tun können.
Ich verzichte also gerade auf die Hälfte meines Stundenlohnes um Kicad 
zu lernen, da darf ich auch mal genervt sein.
Und ja, wenn ich mich für Kicad entscheide, werde ich das Projekt 
selbstverständlich auch mit einer vernüftigen Summe unterstützen.

Es geht mir also nicht ums Kicad Bashing.
Es nervt aber gewaltig das jede Kritik an OS Software von oben herab mit 
'Du bist zu alt' oder 'halt die Klappe wenn Du das nicht besser 
schreiben kannst' quittiert wird.
Eine echte Krankheit der OS Szene, die Leute abschreckt, die durch ihre 
Kritik die Richtung positiv beeinflussen könnten.
Es ist leicht begeistert zu sein, wenn man nur Eagle oder ein ganz 
bisschen Altium kennt.
Schwerer wird es wenn man wegen fehlender Features zu Kicad wechseln 
möchte und feststellt das Protel vor 20Jahren etwas super gelöst hat, 
was Kicad bis heute völlig fremd ist.
Erstmal müssen die Basisfunktionen zuverlässig laufen, dann kann man 
sich in Featureritis verlieren.
Übrigens ein großer Kritikpunkt an Altium und der Grund das ich lieber 
Protel verwende, weil ich da weiß was ich lieber sein lasse.

Es ist einfach eine unrunde Sache, wenn ich im Schematic Bauteile UND 
Blöcke mit '(G)rab' ziehen kann, im PCB aber nur Bauteile mit '(D)rag', 
ein Via / Pad Stack Manager komplett fehlt, Abstände zum Edge Cut nur 
mit den Netzklasseneinstellungen gehalten werden, Verbindungen auf 
'Stoß' also ohne verbindende Leiterbahn mal gehen, mal aber keine 
Verbindung zustande kommt, ohne das es eine Fehlermeldung gibt. Ein 
Eagle Importer der massig Verbindungen verliert, ein völlig kaputtes 
Multipart Package Handling und ich die Tastaturkürzel erstmal völlig 
umwerfen muss, weil 'Hüpfe auf einem Bein und gackere wie Huhn' auf 
einer Schnelltaste liegt, aber add VIA auf CTRL+V (nein, kein Microvia, 
bei mir macht 'V' garnichts)

Ich vermisse meine Protel Filter 'markiere alle Vias mit Abmessung XY 
und wandele in AB' oder 'halte Abstand X zu Footprint 0815 bzw. zu allen 
Polygonen' oder 'Netz1 und Netz2 haben Abweichenden mindestabstand von 
X'
Das ist mächtig, so kann man effizient arbeiten.
Statt dessen zähle ich Gridraster um min 0.5mm Abstand zum Edge Cut 
Layer einzuhalten, weil die Netzklasse mit 0,2mm Abstand geroutet werden 
muss.
Wirklich, auf das schicke 3D Bild oder das Microwave Tool könnte ich 
besser verzichten.

M. K. schrieb:
> [...]

Keine Frage, KiCad hat so eine "Problemchen" und Designfehler. Dass "G" 
in PCBNEW auf einmal nicht mehr verfügbar ist oder ich mit Strg+D statt 
"C" kopieren muss usw. das stört mich auch. Dennoch obliegt am Ende der 
Vorteil einer kostenlosen Version und das Handling ist im Gegensatz zum 
gleichwertigen Tool Eagle nicht besser oder schlechter, denn:

Ich beobachte bisher keine Bugs, noch muss in den Dateien per Editor 
rumfuschen. Was machst du, dass das notwendig ist?

Natürlich kann man Brocken wie Altium/Mentor nicht mit KiCad 
vergleichen. Der Vergleich Eagle <> KiCad ist jedoch angemessen. Und da 
hat nach meinem Geschmack inzwischen KiCad klar die Nase vorn. Wobei 
ich die aktuelle Version Eagle nicht mehr verfolge, also seit ca. einem 
Jahr.

Und der Eagle Import ist immer ein Kompromiss und relativ neues Feature. 
Vorher musste man sich immer mit irgendwelchen zusätzlichen Tools 
rumärgern. Immerhin geht das jetzt einigermaßen. Nutze ich aber nicht, 
denn alte Projekte bearbeite ich mir einer alten Eagle Version, fertig.

Hey, nun ich nutze Kicad professionell seit knapp drei Jahren.
Ich schimpfe noch immer sehr über das undurchdachte library management 
system. Hier ein paar probleme die man als eagle user nie kannte:
 - doppelbelegung bzw vergessene PAD-assoziationen zwischen Footprint 
und Symbol
 - unterschiedliches look-and-feel zwischen symbol und footprint editor
 - jedes symbol kann nur ein "datasheet" fassen. Oft haben komplexere BT 
aber mehrere "datasheets"
 - templates zu devices fehlen, ich meine damit, dass attribute und 
symbole schon vordefiniert sind.

Das tool ist kostenlos und wenn man die macken kennt dann kommt man auch 
damit zurecht. Mit dem sprung zur kicad version 5.0 hatte ich nochmal 
große probleme zum thema library. Bei der version wurden stark 
pfade/Bezwichnungen von footprints und 3D-Modellen verändert sodass ich 
meine halbe lib verändern durfte. Also alles immer schon kompieren und 
eine eigene bauen, damit ist man bei kicad immer auf der richtigen seite 
:D

Was ich mir noch wünschen würde, wäre ein libray importer. z.b. sucht 
man sich bei digikey bauteile zusammen und kompiert einfach den link ins 
kicad. kcad erstellt dann daraus libs und zieht sich datahseets, pdf und 
co zusammen. aber ich träume grad :D

>>Netzklassen in KiCad kennen nur eine Zahl für alle Lagen. Die
>>Leiterbahnbreite müsste aber spätestens bei 4-Lagen Boards per Layer
>>einstellbar sein, weil eine 50Ohm-Leitung auf den Innenlagen praktisch
>>immer eine andere Leiterbreite benötigt als auf den Außenlagen. Deshalb
>>müssen in den Netzklassen die Leiterbreiten und die Abstände per Layer
>>einstellbar sein. .........
>>Auch für die geplante Version 6.0 finde ich keine Erwähnung dieser
>>Einstellmöglichken.

Das stimmt, das ständige drann denken müssen und wechseln zwischen den 
layern nervt. Gibt es denn keine kicad wunschliste? schade das man nicht 
plugins für kicad entwickeln kann.

Hi zusammen

Also ich habe einfach mal zwei Widerstände verbunden. Sonst nichts. Wenn 
man um den gemeinsamen Knoten eine gefüllte Fläche macht, dann bleibt 
der Umriss schraffiert.
Ich hätte erwartet, dass dann die gefüllte Fläche mit dem Netznamen 
verbunden ist, also die Widerstände auf einer Fläche sitzen.

Ist das das Problem?

Gruß

So sieht das aus:

Zoidberg schrieb:
> Ist das das Problem?

Deine Footprints scheinen keine mitgelieferten zu sein.

Habe gerade noch ein mal das Selbe gemacht (mit mitgeliefertem 
Footprint) -> Polygon da.
Kann es sein, dass etwas an dem Footprint des TO nicht passt? Welcher 
Fehler im Footprint könnte das verursachen?

Bernd W. schrieb:
> Aber in PCBnew komplett Schraffiert? Von daher wundert mich das mit dem
> schraffierten Polygonflächen auch sehr.

Kicad nennt gefüllte Kupferflächen nicht Polygone, so wie jeder andere.
Polygone bei Kicad liegen nicht auf Kupfer.
Warum zwei identische Funktionen anders heißen, nur weil das ein Kupfer 
ist und das andere nicht und warum man nicht bei dem bleibt was sich 
eingebürgert hat, KA.

> Aber in PCBnew komplett Schraffiert?
Ja, frag mich mal.
Angangs habe ich mich auch gewundert.
Nach ewigem herumbasteln war ich dann richtig wütig.

Jörg W. schrieb:
> Kicad hat auf jeden Fall schroffe Ecken, über die ich mich zuweilen
> ärgere (bspw. die gesamte Druck-/Plot-Aufbereitung ist recht
> unflexibel), aber so krass wie bei dir habe ich das jedenfalls noch
> nicht erlebt.
WIN10 + HD3000 Grafik. Grafik zu alt und deswegen Schluckauf?
Der T420 läuft nach Aufrüstung so gut das ich den eigentlich nicht 
ersetzen möchte.

Bernd W. schrieb:
> 'geschwungene Netzlinien' ?
Bin ja mitlerweile in meiner Verzweiflung bei der Nightly von vor ca. 5T 
angekommen. 'Ansicht'-> 'Geschwungene Netzlinien'
Die werden dann als Bogen geführt und nicht schnurgerade.
Extrem sinnvoll wenn man sonst nichts mehr zu verbessern hat.

> Persönlich bevorzuge ich KiCad.
Ja, ich kenne die Software in deiner Auflistung ;-)
Da würde ich auch ganz klar Kicad bevorzugen, den aus der Liste ist 
nichts auch nur ansatzweise so gut.

> Versehentlich eine Sperrfläche und keine Kupferfläche definiert?
Leider nein, Es sind wirklich zwei Kupferflächen und mit der ersten 
hatte ich ja genau solche Probleme, die sich dann einfach auflösten.

Bernd W. schrieb:
> In diesem Falle solltest Du das wirklich besser verwenden. Aber ich
> wundere mich immer wieder, warum sich Choleriker überhaupt
> Platinendesign antun. Egal ob beruflich oder privat.
Hm, der war jetzt nicht nett, aber da Du häufig hilfreich bist, ist das 
mal okay.
Ich verdiene damit mein Geld und das schon sehr lange.
Ich habe auch lange stillgehalten, nur langsam platz mir der Kragen.
Wenn man jeden vergrault, der fundierte Kritik äussern kann, weil er 
auch anderes kennt und sich über kaputtes Werkzeug aufregt das ihn 
behindert statt zu unterstützen, bleiben irgendwann nur die Fanboy 
übrig.
Ich denke nicht das das im Sinne Kicads sein kann.
Kritik ist auch die Chance zur Verbesserung.
Wenn man nur alles toll findet und jeden beleidigt der das anders sieht, 
sollte man sich mal selbst fragen wie es im die Kritikfähigkeit und 
chholerischen Züge bestellt ist.
Ein Choleriker pubt auch nur herum und interessiert sich für keine 
Lösung mehr, während ich doch tatsächlich trotz meiner Angefressenheit 
nach einer Lösung suche.

Gerhard O. schrieb:
> In den wichtigen Aspekten ist PR99SE ein sehr
> gutes und velässliches Werkzeug.
Ja, wahrscheinlich bin ich nur zu verwöhnt und vergleiche zuviel mit den 
Dingen die Protel einfach sehr gut kann.
Aber natürlich habe ich Gründe lang gepflegte Libs und Projekte 
zugunsten Kicad aufgeben zu wollen.
Also versuche ich mal wieder zur Sachlichkeit zurückzukehren auch wenn 
das nicht immer so leicht ist wie es klingt.

Helmut S. schrieb:
> Die
> Leiterbahnbreite müsste aber spätestens bei 4-Lagen Boards per Layer
> einstellbar sein, weil eine 50Ohm-Leitung auf den Innenlagen praktisch
> immer eine andere Leiterbreite benötigt als auf den Außenlagen.
Ja, das wäre toll, oder? :-(
Oder kann Kicad das? Wenn ja, her mit den Tipps.

> Auch für die geplante Version 6.0 finde ich keine Erwähnung dieser
> Einstellmöglichken.
Das ist es ja.
Wie lange muss man denn noch ausharren bis sowas geht?

Bimbo. schrieb:
> Dennoch obliegt am Ende der
> Vorteil einer kostenlosen Version
Was immer als Totschlagargument kommt, aber m.E. nicht zieht, weil das 
eine mit dem anderen nichts zu tun hat.
Wenn etwas Schwächen hat, dann hat es Schwächen und wenn es noch so 
kostenlos ist. Die schönzureden, verhindert nur das Kicad sich 
entwickeln kann.
> und das Handling ist im Gegensatz zum
> gleichwertigen Tool Eagle nicht besser oder schlechter, denn:
Ups, ich kenne die nur noch die 6er Eagle, die ich einige Zeit im Job 
verwenden musste und die ist definitiv nicht gleichwertig. Das kann 
Kicad sehr viel besser.

kicad-user schrieb:
> Hey, nun ich nutze Kicad professionell seit knapp drei Jahren.
> Ich schimpfe noch immer sehr
Danke!
Jetzt fühle ich mich gleich besser ;-)
Ehrlich gesagt gibt es auch Dinge an Protel die mich nerven, nur gehen 
die Basics da sehr viel besser.

Du solltest keine nightly builds verwenden. Da ist ganz klar und 
ausdrücklich Zeug drinnen, das nicht funktioniert.
Aktuell ist die 5.1.5, bei mir läuft die 5.1.4
Nein, so komplexe Sachen wie du mach ich nicht, auch wenn ich (oder 
sonst wer) damit Geld verdiene.
Wir hatten vorher EAGLE, aber das nehm ich nicht mehr her.

Für das Polygon muss man zunächst den Netznamen und die Order 
definieren. Vorher füllt KiCad das nicht aus.

So, ich habe weiter rumgespielt.
Es ist keine Schraffureinstellung die schief läuft.
Es gibt Signale / Bereiche, die werden ohne jegliche Probleme gefüllt 
und da kann ich mir die Schraffureinstellungen ansehen und die 
Merkwürdigen Ergebnisse die das bringt. Aber okay, ich will ohnehin 
vollflächig gefüllt also kümmert mich das jetzt nicht.
Da muss ich keinen DRC machen oder 'B' drücken, die werden sofort 
korrekt berechnet.
Warum man die ätzende eagle Krankheit kopiert hat, das zwei Flächen auf 
unterschiedlichen Netzen aber mit gleichem Prio Level kurzgeschlossen 
übereinander 'gemalt' werden unter Verletzung der Design Rules, 
erschliesst sich mir nicht, aber damit lerne ich zu leben.

Viele andere Signale werden nicht gefüllt.
Die Fläche bleibt schraffiert und Kicad weigert sich offenbar die zu 
berechnen. Ich entdecke keinen Grund, keinen kleinsten gemeinsamen 
Nenner, keinen Fehler, nichts, was Kicad hier anders machen soll als bei 
den unproblematsichen Flächen.

Auch Flächen wo Design Rule Verletzungen (zu geringer Via Abstand) 
angezeigt werden, werden korrekt gefüllt, weil das eine ja auch nichts 
mit dem anderen zu tun hat.
Ob ich die auf Standardgrafik oder beschleunigter Grafik zeichen spielt 
keine Rolle.
Wenn ich deutlich über Edge Cut hinauszeichne, wird innerhalb Edge Cut 
korrekt gefüllt, der Rest bleibt schraffiert.
Also erwartetes Verhalten, aber Kicad scheint der meinung zu sein die 
problematischen Flächen dürften hier nicht liegen.
Es gibt aber keine Sperrflächen und die Signale die gefüllt werden 
liegen in der gleichen Netzklasse wie die, die nicht gefüllt werden.
Die sehen aus wie Sperrflächen, sind aber Kupferflächen und ich bekomme 
auch den Dialog der Kupferflächen bei Doppelklick.

Bild1, von links nach rechts:
Fläche 1 ist 'irgendein Signal, das gefüllt wird.
Fläche 2 (oben, schraffiert) ist nur die andere Seite der LED und wird 
nicht gefüllt, egal was ich mache.
3+4, die großen Flächen nebeneinander, gehören zu GND und 48V-fused und 
werden problemlos gefüllt, aber kurzgeschlossen, bis ich die Prio 
ändere.
5: große Fläche auf GND, auch kein Problem.
6: ebenfalls GND, gleich daneben und wird nicht für Geld und gute Worte 
gefüllt.

Jetzt wirds lustig.
Ich ziehe Fläche 5, die bisher unproblematisch war, Stück für Stück 
weiter in Richtung Fläche 6.
Noch ohne das sie sich schneiden, gibt es einen Punkt an dem die Fläche 
eben noch gefüllt wird und ein Grid-Raster weiter nicht mehr.
Das gleiche Verhalten in die andere Richtung.
Nach oben und unten, kann ich beliebig weit ziehen, nur nicht nach links 
oder rechts.

Auch wenn ich die auf Top liegenden Bauteile wegziehe, beliebt diese 
magische Grenze, also sind es keine amokenden Footprint Sperrflächen.

Irgendeine Idee was Kicad hier nicht passen könnte?

Nick M. schrieb:
> Du solltest keine nightly builds verwenden. Da ist ganz klar und
> ausdrücklich Zeug drinnen, das nicht funktioniert.

HAR!!
Komplett lesen bitte!
Hab ich erst als nichts zu wollen war mit 5.4 und 5.5 in der Hoffnung 
das in der Nightly schon was gefixt ist.

Ups, Bild zwei vergessen

Chris K. schrieb:
> Für das Polygon muss man zunächst den Netznamen und die Order
> definieren. Vorher füllt KiCad das nicht aus.

Doch doch, auch mit überschneidender Prio und 'no net' füllt Kicad ohne 
Murren und Klagen, auch voll über fremde Netze.

Jörg W. schrieb:
> ..vielleicht wäre es ja ein sinnvolles Modell, wenn du
> versuchst, einen Freiberufler (oder auch einfach nur einen engagierten
> Studenten) für solche Erweiterungen zu bezahlen?

Beim CERN werden aber vorrangig öffentliche Mittel großzügig verbraten.
Wenn M. K. aber solche Programmerweiterungen privat bezahlt, wird er 
kaum daran Interesse haben diese der Allgemeinheit zur Verfügung zu 
stellen.
Das ist dann nicht mehr Opensource.

Ich glaub das im KiCAD-Forum gelesen zu haben: Man kann seine Wünsche 
mit einer Spende "priorisieren". Ich finds nur nicht.

Es ist überhaupt förderlich im Forum sich zu beteiligen. Da kann man 
seine Wünsche erklären und mit Anderen diskutieren. Da geht es auch sehr 
gesittet zu (aber auch PC).
Das Spektrum reicht von absoluten Null ...äh ... Anfängern bis Profis. 
So wie hier (ohne PC).

Jörg W. schrieb:
> Warum denn nicht?
Eben, ich benutze ja auch die ganzen Funktionen die schon gehen.
Ich würde das ja tun, wenn ich eine Spezialanforderung hätte, die ich so 
nicht fertig kaufen kann, die mir aber bares Geld spart wenn ich sie 
habe.

Basisfunktionen, die ein CAD einfach haben muss, oder Funktionen die 
bereits existieren aber so buggy sind, das es unbenutzbar ist, mag ich 
nicht finanzieren.
Schon garnicht, wenn ich andauernd über Unzulänglichkeiten stolper.
Wo soll ich denn anfangen hier Funktionen zu bezahlen?
Dafür bekomme ich dann ja ein dutzend Altium Lizenzen.

Ich habe auch neue Erkenntnisse:
Eine 'not net' Fläche kann ich bis zum Mond ziehen und die wird 
anstandslos gefüllt. (kann ich nicht einstellen was mit Orphans 
passiert?)
Sobald eine Fläche auch tatsächlich an etwas angeschlossen werden kann, 
wird Kicad zickig und zeigt das beschriebene Verhalten.

Zoidberg schrieb:
> Ist das das Problem?
Bei mir ist Dein Projekt völlig leer.
Schematic und PCB.

M. K. schrieb:
> [...]

OMG, ich hoffe diese Leiterplatte ist wirkluch nur eine Spielerei ;)..

Ah, da hätte ich eine Idee. KiCad füllt keine Flächen, in denen es keine 
Verbindungen zu dem Netznamen gibt. Also einfach irgendwo Ground hin 
packen geht so einfach nicht. Da muss mindestens eine Leiterbahn oder 
Komponente mit den Namen sein. Wobei Pads da auch nicht zu zählen. Erst 
wenn das Pad eine Leiterbahn hat, wird die Fläche gefüllt. Siehe Bilder.

Knubbel schrieb:
> Beim CERN werden aber vorrangig öffentliche Mittel großzügig verbraten.

Falsch, wir verbraten ausschließlich öffentliche Mittel. Und aus meiner 
Sicht dürften es gerne noch ein paar Millarden mehr sein. Immerhin ist 
alles was am Cern erforscht und entwickelt wird grundsätzlich für die 
gesammte Welt öffentlich zur Verfügung. Dazu zählen dann so unbdeutende 
Erfindungen wie der CMOS Sensor für eure Kamerahandys, der kapazitive 
Touchscreen, PET Tomographen für die Krebsterapie oder halt das 
Internet, ohne das unsere Welt heute gar nicht mehr funktioniert. Also, 
gerngeschehen.

>> Ah, da hätte ich eine Idee. KiCad füllt keine Flächen, in denen es keine
>> Verbindungen zu dem Netznamen gibt. Also einfach irgendwo Ground hin
>> packen geht so einfach nicht. Da muss mindestens eine Leiterbahn oder
>> Komponente mit den Namen sein. Wobei Pads da auch nicht zu zählen. Erst
>> wenn das Pad eine Leiterbahn hat, wird die Fläche gefüllt. Siehe Bilder.
Du hast sicher verkorkste einstellungen. Ich arbeite seit 3 jahren mit 
kicad und kann dir sagen das solche basics funktionieren!

FU** !!!
Ich habs gefunden.

Wie auf den obigen Bildern zu sehen sein sollte, sind die Vias zwar am 
Netz angeschlossen, wie die LED auch, aber es gibt auf Top noch keine 
Leiterbahn zum LED Pad. Die Netzverbindung nach Bot existiert über die 
Vias.
Auf Bottom wird ums verrecken keine Fläche gefüllt, wechsel ich das 
layer auf Top, aber schon.

Jetzt schliesse ich auf Top eines der Vias mit einer Leiterbahn an.
Auf Bottom existiert keine Leiterbahn, das hatte ich schon erfolglos 
probiert.
Und Voila, die Fläche die seid 1500 Versuchen hartnäckig schraffiert 
bleibt, füllt sich ....

Ich kotz im Kreis, was ist das denn?
'no net' geht, an anderen Stellen gehen auch Signale die ca. 3km von der 
Fläche entfernt sind, mit der sie problemlos gefüllt werden.
An anderen Stellen geht das prinzipiell, aber nur in engen räumlichen 
Grenzen, ab denen garnichts mehr geht, obwohl nichts, kein Bauteil, kein 
Via und keine Leiterbahn auch nur in der Nähe liegt.
Aber hier wird ein verbundenes Via erst an Bot Flächen angeschlossen, 
wenn ich die Netzlinie auf Top zur Leiterbahn mache?

Ommmmm, einatmen, ausatmen, eine rauchen, noch eine rauchen, scheisse 
schreien, weitermachen ...

Danke an alle und bis zu meinem nächsten persönlichen Kicad Drama alles 
gute.
Wird sicher nicht lange dauern bis ich wieder irgendwo hänge.

Ich wechsel jetzt noch zurück auf die 5.5er um nicht in irgendwelchen 
Nightly Dramen zu stranden.
Mir gibt nur der Softwareunterbau zu denken.
Nach welchen Kriterien entscheidet Kicad hier, wenn nicht nach 
Netzverbindungen, die hier das einzige Kriterium sein sollten.
Was passiert mit dem Via, wenn es vorher am Netz war, hinterher immer 
noch am Netz ist und der einzige Unterschied der ist, daß das Top Netz 
nun geroutet ist?
Aber vielleicht will ich das lieber garnicht so genau wissen.

Jörg W. schrieb:
> Ist das nicht in etwa das, was Chris hier auch vermutet hatte?

Chris K. schrieb:
> KiCad füllt keine Flächen, in denen es keine
> Verbindungen zu dem Netznamen gibt

Aber die Verbindung gab es ja und in anderen Bereichen gilt die Aussage 
von Chris anscheinend auch nicht.
Hier ist etwas sehr merkwürdig, aber wenn ich das weis, kann ich meinen 
Workflow daran anpassen.

LHCb schrieb:
> Falsch, wir verbraten ausschließlich öffentliche Mittel.
Nicht darauf einsteigen. das führt nur zu leidenschaftlichen 
Schlagabtausch.
Grundlagenforschung muss keine direkte Anwendung haben und bei den 
Milliarden die wir in fragwürdigen Mist verblasen, habe ich überhaupt 
kein Problem mit öffentlich finanzierter Forschung.
Egal ob das am Cern oder am ITER geschieht.
Vielleicht ist das Ergebniss das man falsch lag und es nicht baubar ist.
Also nichts anderes als in jedem Entwicklungsprozess.
Dann alles auf Anfang und den weg finden der übrigbleibt, wenn man alle 
anderen schon abgehakt hat.

Bei der öffentlichen Mittelvergabe an Mittelständler ist auch einiges 
mehr als fragwürdig und man darf da nicht so ganz genau hinsehen, was 
für die Kohle eigentlich erbracht wird, ausser alte Seilschaften zu 
pflegen.
Also alles gut.
Wenn wir in 100 Jahren techniken nutzen für die das Cern heute die 
Grundlagen erschafft, wird keiner mehr an das schöne Geld denken, für 
das man weitere drei Flughäfen hätte nicht bauen können ;-)

Chris K. schrieb:
> Wobei Pads da auch nicht zu zählen. Erst
> wenn das Pad eine Leiterbahn hat, wird die Fläche gefüllt.

jetzt erst so genau gesehen.
Leiterbahn auf Bottom hatte ich ausprobiert und es ging nicht.
Es geht ohne Leiterbahn auf bottom, wenn ich wie beschrieben die Top 
leiterbahn angeschlossen habe.
Für die Bottom Fläche nimmt Kicad dann klaglos genau die Vias, die auf 
Bottom keine Leiterbahn haben, nur jetzt eben von Top mit Leiterbahn 
statt airwire angeschlossen sind.
Merkwürdig, aber so ist das jetzt und ich bin schon auf dem weg mich da 
weiter durchzuschlagen.

> Dann mal: Daumen hoch für deine Hartnäckigkeit. :)

:-))
Was soll ich machen?
Wenn man noch nicht gut genug ist muss man halt härter dranbleiben ;-)

Ansich macht das Verhalten von KiCad an der Stelle Sinn. Es verhindert, 
dass man mit Netzen gefüllte Flächen ohne Verbindung hat. Das hilft auch 
sehr gut gegen die Unsitte die Massefläche als gottgegebenes Mittel für 
das Verbinden der Ground Signale anzusehen. Wenn man es richtig macht 
und wirklich alle Leitungen zunächst verbindet und dann erst mit Flächen 
füllt, kommt man auf diese Eigenheit von KiCad nie zu sprechen. Das 
einzige wo es vielleicht nicht ganz so Sinnvoll ist, währen 
Thremalflächen von Leistungstransistoren. Keine Ahnung, ob es eine 
Einstellung gibt, die KiCad dazu bewegt auch gleich einen Pin als Signal 
für das Netzt zu akzeptieren und nicht den Umweg über eine Leiterbahn zu 
brauchen. Aber nun ja, das ganze ist ja Open Source. Wenn es einen 
Stört, Feature Request. Wenn es ein Fehler ist, Bug Report oder besser 
gleich das GitHub Repository clonen und einen Change Request anlegen.

Jörg W. schrieb:
sofern man halt auch wirklich sicherstellt, dass
> die Verbindung flächig ist, sich also nicht nur „irgendwie durch die
> Platine mäandert“.

Sorry, sehe ich genau anders herum. Wenn man einfach alles mit Ground 
flutet hat man keine Ahnung mehr, wie der Strom fließt und ob man genug 
Querschnitt hat. Niderfrequente Ströme nehmen den Weg des geringsten 
Widerstandes. HF-Ströme wollen immer genau den Weg zurück, den sie 
gekommen sind. Daher route ich immer alle Ground Verbindungen und kann 
so sicherstellen, dass das Design robust wird. Wenn ich dann Ground 
flute wird es höchstens noch besser. Richtig schlimm wird es bei 
Mehrlagen Designs mit mehreren Ground Lagen. Da habe ich schon die 
dollsten Dinge gesehen, wo Block Kondensatoren überhaupt keine Wirkung 
mehr hatten und der FPGA nicht laufen wollte, weil der Querschnitt viel 
zu gering war. Denn die Massefläche sprang hin und her und alles war von 
netzfremden Vias durchlöchert.
Wenn man ausschließlich eine Masselage hat und die vollflächig gefüllt 
wird, währe ich vielleicht zu einem Kompromiss bereit. Aber auch da 
würde ich erstmal meine Leiterbahnen zeihen und dann fluten.

Chris K. schrieb:
> Ansich macht das Verhalten von KiCad an der Stelle Sinn. Es verhindert,
> dass man mit Netzen gefüllte Flächen ohne Verbindung hat.
Les bitte noch mal meine sehr ausführlichen Beschreibungen, denn 
deswegen schreibe ich die.
Genau das verhindert Kicad eben nicht, weil es nicht angeschlossene 
Flächen sehr gerne zeichnet. Aber die angeschlossenen eben nicht.

> Das hilft auch
> sehr gut gegen die Unsitte die Massefläche als gottgegebenes Mittel für
> das Verbinden der Ground Signale anzusehen.
Oha, Kicad entscheidet also welches meiner Stilmittel ihm in den Kram 
passt, und wo es mich einfach mal aus erzieherischen Maßnamen Tage nach 
der Lösung suchen lässt.
Nicht dein Ernst, oder?
Vor allen sind aus meiner langen Erfahrung heraus Masseflächen ein 
hervorragendes Mittel, die überhaupt nichts anrüchiges an sich haben.

> Wenn man es richtig macht
> und wirklich alle Leitungen zunächst verbindet und dann erst mit Flächen
> füllt, kommt man auf diese Eigenheit von KiCad nie zu sprechen.
Ach, das ist richtig weil ...?
Warum ist das richtig eine dödelbahn zu ziehen, die ich nicht brauche, 
weil das Polygon ohnehin alles überdecken wird?
Ausserdem liest Du tatsächlich kaum was ich schreibe, denn ich habe nun 
echt ettliche Male geschreiben, das das von Dir beschriebene Verhalten 
nicht stimmt. Kicad verhält sich an diesem Punkt völlig anders als Du 
beschreibst.
Das ist blöd mich ständig wiederholen zu müssen und Deine Antworten zu 
lesen die völlig daran vorbeigehen und weiter ein Verhalten beschreiben 
und gutheissen, das so garnicht existiert bei mir.

>Keine Ahnung, ob es eine
> Einstellung gibt, die KiCad dazu bewegt
Du Chris, keine Ahnung von Kicad habe ich selbst ganz viel.
Ich habe eigentlich eher den gesucht der Kicad so intensiv benutzt, das 
er genau weiß was Kicad kann und was nicht und wo es einfach Mist macht.

> Aber nun ja, das ganze ist ja Open Source. Wenn es einen
> Stört, Feature Request. Wenn es ein Fehler ist, Bug Report oder besser
> gleich das GitHub Repository clonen und einen Change Request anlegen.
Die Kicad Fehlerliste und die Feature Requests reichen einmal um den 
Block und wenn ich sehe was da teilweise abgebügelt wird an sinnvollen 
Requests, motiviert mich das während einer Evaluierung wenig, da 
mitzumischen.

Ein Fehlerbehebung in 2023 bei Version 42 hilft mir auch nicht bei einem 
aktuellen, drängenden und unüberwindlichen Problem.
Gesucht habe ich die Info, über ein sehr merkwürdiges Verhalten, das ich 
nun selbst gefunden und so gut möglich beschrieben habe.
Das hat mich sehr viel Zeit gekostet und bin nicht böse wenn das jemand 
in den Bug Report einträgt, damit der nächste es halb liest und sagt: 
It's not an bug, it's a feature', wie das bei OS so gerne gemacht wird.

Jörg W. schrieb:

> Wobei ich gerade bei Masseflächen dann zuweilen hingehe, und die nun
> unsinnig gewordenen ursprünglichen Leitungen wieder entferne, denn sie
> stören oft mehr als sie nutzen (weil sie bspw. Thermals thermisch
> aushebeln). Es spricht ja nichts grundsätzlich dagegen, Flächen als
> GND-Signalverbindung zu benutzen (bei Mehrlagenplatinen macht man das
> sogar vorzugsweise so), sofern man halt auch wirklich sicherstellt, dass
> die Verbindung flächig ist, sich also nicht nur „irgendwie durch die
> Platine mäandert“.
Klar, man muss wissen was man tut und gut angeschlossene Massenflächen 
sind ein starkes Mittel gegen viele Probleme.
Nur darf nicht das CAD system ohne jede Info entscheiden, wie ich zu 
arbeiten habe, wenn ich nicht eine Design Rule dabei verletze.
Schon garnicht, wenn es auf andere Seite unglaublich große offene 
Flanken hat. Orphans zuzulassen kann manchmal EMI Probleme entschärfen, 
in anderen Fällen koppeln die Störungen ein.
ICH muss entscheiden können ob ich das will.
Sich über Klicki Bunti garnicht genug aufregen können und dann im 
Gegenzug ohne Sachkenntniss Entscheidungen treffen, die nur dem 
Entwickler zustehen ist falsch und kann auch nicht schöngeredet werden.
Man kann lernen damit zu leben, weil einem keine Wahl bleibt, aber 
dadurch wird es nicht richtig.

Ich kann pauschal mit oder ohne Thermals arbeiten.
Ich bin gewohnt das für jede Verbindung selbst entscheiden zu können, 
aber dafür bietet Kicad nichts.
Deswegen ist Kicad nicht schlecht, aber man muss doch mal runter von 
diesem hohen Ross, das es richtiges und falsches Arbeiten gibt und 
dieses sinnvoll ist und jenes nicht, nur weil Kicad das eine kann und 
das andere nicht.
Noch entscheide ich, wie meine PCBs aussehen und was ich für tricks 
anwende die in speziellen Fällen eine Verbesserung bringen.
Das mag ein Programmierer anders sehen, der auch mal irgendwann eine PCB 
Hobby gemacht hat.
Ich mach das doch nicht aus Spaß, sondern weil ich in vergangenen 
projekten mal herausgefunden habe was das bringt, wenn man das 
konsequent macht.
ich sage dem programmierer doch auch nicht wie er was programmiert.
Ich sehe die Funktion und erlaube mir kritik, wenn ein anderes Programm 
das besser löst. Das einfach wegzuwischen finde ich nicht sehr klug.
Ich muss dann gegen das programm arbeiten und es austricksen, obwohl es 
mich doch unterstützen sollte.
Das kostet Zeit, Nerven und Geld.
Wenn es für Kicad völlig egal ist ob die Erfahrung alter Füchse da 
reinfliesst und man lieber auf die hört, die das alles supertoll finden, 
weil das bequemer ist, kann man das so machen.
Besser wird Kicad dadurch aber nicht.

M. K. schrieb:
> ... weil mir die sinnlosen Vias
> auf den nicht angeschlossenen Mittellagen den Querschnitt versauen.
> Bei Protel habe ich die bei einem ähnlichen Layout in den Mittelagen auf
> Null gesetzt und konnte so den Gesammtwiderstand der Stromführenden
> Mittellagen deutlich verbessern.

Wenn du mit den 'sinnlosen Vias' die Restringe in den Mittellagen 
meinst, würde ich dich gerne fragen warum du diese nur in den 
Mittellagen als sinnlos einstufst, nicht aber auf den Aussenlagen?
Meine Leiterplattenproduzenten haben derlei Ansinnen schlicht mit 'nur 
auf eigenes Risiko' kommentiert - völlig zu Recht, wenn man sich die 
Produktionsabläufe ansieht.

Andi schrieb:
> Wenn du mit den 'sinnlosen Vias' die Restringe in den Mittellagen
> meinst, würde ich dich gerne fragen warum du diese nur in den
> Mittellagen als sinnlos einstufst, nicht aber auf den Aussenlagen?
> Meine Leiterplattenproduzenten haben derlei Ansinnen schlicht mit 'nur
> auf eigenes Risiko' kommentiert - völlig zu Recht, wenn man sich die
> Produktionsabläufe ansieht.

Alle schon geschrieben, aber halt nochmal.
Sinnlos sind die für mich, weil ich in den Mittelagen über weite 
Strecken Strom führe und bereits mehr Geld in die Hand nehme für 105u 
Kupfer.
Ich habe den Vergleich gesehen bei einem alten Projekt, zwischen alle 
Vias mit Restring auf Mid und einmal ohne Restring. Der war für mich 
groß genug das zu machen und mein PCB Hersteller hatte auch überhaupt 
keine Schmerzen damit.
Auf den Mittelagen liegen hier keine sonstigen Signale, also muss ich da 
nichts anschliessen.

Wir reden doch jetzt in Wirklichkeit darüber, das Kicad keinen Via Stack 
Manager braucht, weil der für alle und immer sinnlos ist, weil Kicad 
keinen hat, oder?
Sonst könnte Dir das doch egal sein und man könnte einfach akzeptieren, 
das sich andere die Arbeit eines Via Stack Managers nicht aus Jux und 
Dollerei gemacht haben und ich den aus irgendwelchen Gründen brauche, 
auch wenn der Dir nicht gleich geläufig ist.

Wenn man sich die Produktionsabläufen denn wirklich mal ansieht, sieht 
man das sowas auch überhaupt kein Problem ist.

Also nehmt mir das nicht übel, aber ich bin dann erstmal raus.
Ich glaube das wird hier jetzt zum Bashing und Motz Thread, wo die 
eigentliche Frage geklärt ist und das schafft Ihr ohne Mich ;-)

M. K. schrieb:

> Wir reden doch jetzt in Wirklichkeit darüber, das Kicad keinen Via Stack
> Manager braucht, weil der für alle und immer sinnlos ist, weil Kicad
> keinen hat, oder?
> Sonst könnte Dir das doch egal sein und man könnte einfach akzeptieren,
> das sich andere die Arbeit eines Via Stack Managers nicht aus Jux und
> Dollerei gemacht haben und ich den aus irgendwelchen Gründen brauche,
> auch wenn der Dir nicht gleich geläufig ist.

Was bist denn du für einer?

Ich habe mit Sicherheit nicht über KiCad geredet, mit keinem einzigen 
Wort.
Das verwende ich nämlich nicht.
Und ja, mein Tool hat einen Via-Stack Manager.

> Wenn man sich die Produktionsabläufen denn wirklich mal ansieht, sieht
> man das sowas auch überhaupt kein Problem ist.

Sorry, da außer Gepflaume nichts weiter kommt: da vertraue ich meinen 
Produzenten eher als dir...

Andi schrieb:
> Was bist denn du für einer?

Einer der einen Via Stack Manager vermisst und den schon mit messbaren 
Erfolg auf die Art eingesetzt hat, die Dir so unsicher erscheint.
Und einer der hier schon so viel Scheiss gehört hat, das ich schnell zum 
Punkt komme wenn Diskussionen in die Richtung gehen.
Nicht persönlich gemeint.

Andi schrieb:
> Sorry, da außer Gepflaume nichts weiter kommt: da vertraue ich meinen
> Produzenten eher als dir...
Das sollte keine Gepflaume sein.
Ich habe mich eher von Dir gemaßregelt gefühlt und bin diese Art 
Diskussion auch einfach leid.

Du sollst mir ja auch garnicht vertrauen und ich habe nichts davon Dich 
von irgendwas zu überzeugen.
Jeder muss das tun was er tun muss.
Gut dann ein Tool zu haben das das auch unterstützt.

Bei der Durchkontaktierung wird elektrochemisch von Top zu Bottom 
durchkontaktiert.
Ob auf dem Weg dahin noch eine 17u (bei einigen Standard für 
Mittellagen) Kupfer Schicht kommt ist dem Prozess ziemlich egal.
Problematisch sind zu kleine Restringe, wenn man was daran anschliessen 
will, was ich da ja garnicht will.

Aber Du hast recht.
Alles gesagt und man lässt das hier jetzt besser an sich vorbeigleiten.

M. K. schrieb:
> Ich bin gewohnt das für jede Verbindung selbst entscheiden zu können,
> aber dafür bietet Kicad nichts.

Doch, natürlich. Es gibt einmal die Einstellung für jede Fläche und eine 
weitere Einstellung für jedes einzelne Pad. Standardmäßig übernehmen die 
Pads natürlich die Einstellung der Fläche, aber das lässt sich 
problemlos ändern.

qwertzuiopü+ schrieb:
> Doch, natürlich. Es gibt einmal die Einstellung für jede Fläche und eine
> weitere Einstellung für jedes einzelne Pad.

Oh danke!
Wieder was gelernt, das finde ich gut.

[Zitat eines gelöschten Beitrags entfernt - Beitrag verstieß gegen die 
Benutzungsrichtlinien, in mehrfacher Hinsicht.]

Immer wieder intressant wie Themen hier aus dem Nichts in Bashing und 
Getrolle umschlagen.
Also dann M.K. liefer mal.

Was passiert bei dir, wenn du

1. Neues Projekt anlegen.
2. Im Schalplan ein paar Widerstände platzieren.
3. Die mit Netzen verbinden, gern auch mit GND und Supply.
4. Bautelie annotieren.
5. Footprints zuweisen.
6. Netzliste erstellen und wechsel zum PCB.
7. Netzliste einlesen und Bauteile absetzen.
8. Boardumriss festlegen.
9. Polygon ohne Netznamen zeichen. Wird das Gefüllt, ja / nein?
10. Neues Polygon diesmal mit Netznamen. Wird das Gefüllt, ja / nein?
11. Bauteil mit passenden Netz ins Polygon verschiebe, B drücken. Wird 
das Gefüllt, ja / nein?
12. Kurze Leiterbahn vom Bauteil in das Polygon ziehe. B drücken. Wird 
das Gefüllt, ja / nein?

Bei mir ist das genau das Ergebnis der beiden Bilder. Wenn sich KiCad 
bei dir anders verhält muss das ja an irgendeiner Einstellung liegen. 
Alle andern drüfen gerne mitmachen. Schritte befolgen. Ergebnis posten.

M. K. schrieb:
> [Zitat eines gelöschten Beitrags entfernt - Beitrag verstieß gegen die
> Benutzungsrichtlinien, in mehrfacher Hinsicht.]

Recht hast Du ;-)
Hast ja den ganzen Kinderkram gelöscht, also alles gut.
Ich weiß, ich hätte auch einfach melden können, aber war grad so lustig 
...
Sorry.

Chris K. schrieb:
> Also dann M.K. liefer mal.

Ach Chris, habe ich doch längst.
Ich habe das Problem gefunden, erschöpfend beschrieben und kann es durch 
eine andere Vorgehensweise als gewohnt umgehen. Was Du natürlich alles 
gelesen hast, weswegen mich Deine Frage irritiert.

Damit bin ich erstmal happy und möchte mich auch garnicht weiter damit 
beschäftigen.
Natürlich begrüße ich das wenn hier jemand Zeit hat das Problem weiter 
zu umkreisen, aber ich habe das jetzt schon sehr viel länger getan als 
mir lieb ist.

Es liegt noch genug vor mir mit dem ich mich beschäftigen muss, also 
lassen wir es gut sein, okay?

@M. K.
Ich will mich gar nicht groß einmischen aber dir die 'geschwungenen
Netzlinien' anscheinend zu schaffen machen, möchte ich dazu kurz etwas 
schreiben.

Kicad ist wie du weißt aber vielleicht nicht so recht verinnerlicht hast 
ein 'echtes' OpenSource Projekt. Das bedeutet nicht nur daß der 
Quellcode offen ist, sondern auch daß andere Leute als die 
Hauptentwickler sich einbringen können.
Und das ist bei dem "Hirnfurz-Feature" geschehen: Ein USER der zufällig 
auch Programmierer ist, hat sich gedacht daß es nützlich sein könnte 
Luftlinien nicht nur direkt Punkt-zu-Punkt, sondern auch geschwungen 
darzustellen. Das war so etwa im Mai 2018.
Dieser Mensch hat sich den Quellcode heruntergeladen, einigermaßen 
studiert und das Feature eingebaut. Anschließend hat er seinen Code in 
der Entwickler Mailingliste vorgestellt. Nach einigem hin- und her wurde 
der Code in den Master-Branch integriert und ist nun Bestandteil der 
v5.99.

Ich hoffe also daß es dich beruhigt daß die Hauptentwickler keine Zeit 
und/oder Geld verschwendet haben dieses Feature zu implementieren.

Schade, das du das Thema nicht weiter untersuchen willst, denn ich habe 
deine Beschreibung scheinbar noch nicht ganz verstanden. Klingt erstmal 
so wie das Problem mit den fehlden Signal, was einmal im Polygon sein 
muss, welchs ich beschrieben habe. Der Workaround scheint ja da ziehen 
einer Leiterbahn vom Pad des Bauteils weg zu sein.

>Wie auf den obigen Bildern zu sehen sein sollte, sind die Vias zwar am
>Netz angeschlossen, wie die LED auch, aber es gibt auf Top noch keine
>Leiterbahn zum LED Pad. Die Netzverbindung nach Bot existiert über die
>Vias.
>Auf Bottom wird ums verrecken keine Fläche gefüllt, wechsel ich das
>layer auf Top, aber schon.

>Jetzt schliesse ich auf Top eines der Vias mit einer Leiterbahn an.
>Auf Bottom existiert keine Leiterbahn, das hatte ich schon erfolglos
>probiert.
>Und Voila, die Fläche die seid 1500 Versuchen hartnäckig schraffiert
>bleibt, füllt sich ....

Daher hätte ich mir gewünscht, dass du einmal die Steps druchgehst und 
beschreibst was passiert oder noch besser ein Beispiel lieferst, dass 
wir alle Nutzen können. Wäre wahrscheinlich nur eine Sache von 2 Minuten 
gewesen und wir hätten uns das ganze gebashe hier ersparen können. Auf 
den Bilder sieht man zumindest auf der Unterseite zwar Vias und 
Leiterbahnen, aber nirgends eine Anbindung an ein Pad mit dem passenden 
Netznamen oder täusche ich mich da?

Chris K. schrieb:
> Der Workaround scheint ja da ziehen
> einer Leiterbahn vom Pad des Bauteils weg zu sein.

Der Witz dabei ist, das Kicad kein Problem damit hat wenn auf der Seite 
auf der die Fläche gezogen wird Bottom), keine Leiterbahn und kein 
Bauteilpad sitzt.
Ein netzverbundenes Via reicht völlig, aber NUR, wenn dieses Via auf der 
TOP Seite mit Leiterbahn am Bauteil liegt.
Solange diese TOP Leiterbahn nicht gezogen ist, sondern nur als Airwire 
existiert, geht garnichts.

Die gleiche Fläche wird als 'no net' und teils auch in zufälligen 
anderen Netzen, die allesammt nicht verbindbar sind, berechnet.

Es lassen sich also voll gefüllte Flächen herstellen, die an der Stelle 
mit nichts verbindbar sind, aber das netz, für das mehrere über airwires 
angeschlossene Verbindungen existieren, lässt sich nicht herstellen.

Das ist die Kurzversion.
Das Verhalten an anderen Stellen ist ja teils echt irre, wie ich 
beschrieben.

Nehms mir nicht übel, aber ich hake das Thema jetzt ab.
Mir fehlt einfach die Zeit dafür.

Na prima.
Jetzt hab ich den Salat.
Die 5.5er kann die PCB der Nightly nicht mehr einlesen.
Hab mal Versuchsweise den Header einer 5.5er PCB eingesetzt, aber da hat 
sich was geändert.

Ja, ich weiß, davor wird gewarnt.
War halt eine (letztlich unnütze) Verzweiflungstat.

Dann werde ich jetzt doch mit den aktuellen Nightlys weiterarbeiten und 
darauf hoffen, daß das 6er Release bald kommt und die noch verarbeiten 
kann.
Es steckt schon zuviel Arbeit drin um die jetzt neu zu machen.

Dumm gelaufen...

Jörg W. schrieb:
> Also ich mein, worüber klagt er denn, wenn du nur die Version
> zurückdatierst?

Kann nicht, weil geht nicht. (Fehler beim Einlesen)
So ungefähr ;-)
Keine klare Meldung, weder mit Originalheader, noch mit dem der 5.5er.

Da hätte ich mit rechnen müssen, weil das ja die Vorbereitung auf der 
6er ist und die natürlich schon wild am Spielen sind.
Naja, ein Fehler kommt selten alleine.
Ich hätte ja die letzte Version, die ich noch mit der 5.5er bearbeitet 
hatte, auch sichern können. Hab ich aber nicht.
So kann ich noch nicht mal nach Änderungen suchen, weil es ja kein 
'Original' mehr gibt.
Ich könnte jetzt intensive Grundlageforschung betreiben, oder ich kann 
ganz stumpf die Flucht nach vorn antreten und mit den Nightlys 
weiterarbeiten.

Also volle Kraft vorraus, wieviel schlimmer kann es schon noch werden 
;-)
Die gestrige Nightly hat das PCB gerade eingelesen.
Mal sehen was passiert.

So, ich habe mir das ganze nochmal angeschaut. Es ist in der Tat so, 
dass KiCad Polygone mit Netznamen erst dann füllt, wenn zumindest an 
einem Pad einer Komponente eine Leiterbahn mit identischen Netznamen 
existiert.

Dabei ist es eagl, ob das Polygon oben oder unten ist und ob die 
Komponente auf der gleichen Seite darin liegt oder nicht. Solange es 
keine Leiterbahn zum Bauteilpad gibt, wird keine der Flächen gefüllt.

Auch ein Via mit dem passenden Netznamen bringt erstmal nichts. Erst 
wenn es in einer Fläche ist, die bereits gefüllt ist (also Bauteil mit 
Leiterbahn vorhanden) wird auch das Polygon auf der anderen Seite 
gefüllt.

Meine Theorie dazu ist folgende: KiCad ignoriert erstmal Netznamen beim 
Füllen von Polygonen. Damit ein Polygon gefüllt wird, muss es eine 
"logische" Verbindung zu einem Bauteil mit dem passenden Netz geben. 
Diese Verbindung kann eine Leiterbahn oder ein Via sein. Beim Verbinden 
mehrerer Polygone muss diese Verbindung vom Pad bis zum füllenden 
Polygon existieren.

Auch intressant, die Länge der Leiterbahn muss größer als das 
eingestellte Gap sein. Ergo muss ein eine Brücke zwischen Polygon und 
Pad geben, die den GAP überbrückt. Ab dann füllt KiCad das Polygon.

D.h. ausser der Netzverbindung muss es noch ein 'verstecktes' Kriterium 
geben, denn eigentlich ist ein Netz ein Netz, ob es geroutet ist, oder 
nicht.
Statt also einfach nur danach zu entscheiden, wird 'mehr' getan, 
überflüssig und ggf. eine zusätzliche Fehlerquelle.
An sich ja kein Drama, wenn man es weiß, aber denoch recht merkwürdig.

Das Verhalten, das gleiche Prio Levels der Flächen zu Design Rule 
Verletzungen führen (wie 6er Eagle), finde ich trotzdem doof. Aber 
irgendwas ist ja immer.

Ich habe mir diese Arbeitsweise, über Polygone zu verbinden so lange 
angewöhnt, das ich im Traum nicht darauf gekommen wäre das es für ein 
Polygon einen Unterschied macht, ob Airwire oder geroutet.
Da ich oft LED Kram mache, dienen die mir als Kühlflächen und damit gibt 
es dutzende Polygone, die ich sehr früh zeichne.
Beim auffüllen mit GND ganz am Ende, wie man es (ich?) 'normalerweise' 
tut, wäre mir das auch nicht aufgefallen.

Jetzt da ich auch diese Klippe umschifft habe, gefallen mir einige Dinge 
an Kicad ganz gut. Aber sags keinem, ich habe einen Ruf zu verlieren 
;-))
Ich mag z.B. die freie Zuweisung der Bauteile zu Footprints, wie Protel 
das auch macht, ganz im Gegensatz zur Eagle Vorgehensweise.
Viele verfluchen das, aber wenn man so häufig neue Bauteile einsetzt die 
es in der LIB noch nicht gibt, wie ich das tue, ist das eine Wohltat 
diese Freiheit zu haben.
Man kann es halt nicht jedem recht machen.

Da ich durch eigene Schuld nun an die Nightlys gekettet bin, bis das 6er 
Release kommt, muss ich wohl damit leben, das die Jungs gerade heftig an 
den Funktionen arbeiten und manche Shortcuts komische Dinge tun, obwohl 
das richtig eingestellt ist.

Da hier häufig der Eagle Vergleich zu Kicad gezogen wird:
Ich kenne nur noch die 6er Eagle und da würde ich auch in jedem Fall 
Kicad vorziehen. Also es wird. Langsam und noch ist lange nicht alles 
schön, aber es wird.

Bernd K. schrieb:
> Dann greif auf das Backup von gestern zu, ist halt ein Tag verloren,
> besser als alles zu verlieren.

Hatte ich geschrieben ;-)
Mein Fehler, denn ich arbeite seit Tagen mit der Nightly und hatte kein 
Backup der 5.5er Version.
Ich verliere auch nichts, weil ich jetzt einfach mit den Nightlys 
weiterarbeite und darauf baue, das die 6er das lesen kann, wenn sie denn 
mal released wird.

Bisher okay, nur das eben gerade viel an den Nightlys passiert und sich 
die natürlich anders Verhalten als die 5.5er.
Aber das ist ja der Sinn der Nightlys, also lebe ich damit und ärgere 
mich erstmal über mich selbst, wenn was komisch ist.

Es hilft mir auch tatsächlich die Erkenntniss, das ich ständig mit 
Protel verglichen habe und nicht mit der 6er Eagle, mit der ich einige 
Zeit arbeiten musste.
Dagen ist Kicad nämlich ziemlich angenehm.

M. K. schrieb:
> 5.5er Version

Nur mal so, um alle Klarheiten zu beseitigen.
Es gibt keine 5.5 Version. Der aktuelle Stand ist
KiCad 5.1.5 vom 14.11.2019

Vielleicht hilft das:
https://forum.kicad.info/t/convert-kicad-6-nightly-build-back-to-kicad-5/19597

Außerdem würde ich meine Hoffnung nicht darauf setzen, dass die Version 
6 in naher Zukunft erscheint.

Gert

Das Kriterium scheint ja zu sein, dass man ein Pad eines Bauteiles über 
den GAP des Polygons anbinden muss, damit es für KiCad kein Airwire mehr 
ist.

Gert schrieb:
> Es gibt keine 5.5 Version

Ja, mein Fehler.
Du hast recht, das war schlampig.

Gert schrieb:
> Außerdem würde ich meine Hoffnung nicht darauf setzen, dass die Version
> 6 in naher Zukunft erscheint.
Ja, ich weiß ....
Aber nun habe ich mir die Fussangel selbst gelegt und lebe damit.
Bisher funktioniert die Nightly von gestern ganz gut.
Auch nicht schlechter als die 5.1.5, nur etwas anders.
Ich kenne Kicad ja kaum und merke wahrscheinlich den Unterscheid 
garnicht.

Solange mir das nicht völlig auseinanderfliegt und ich zur Nor zur 
nächten Nightly wechseln kann ohne das Projekt zu verlieren bin ich 
zufrieden.

@M.K.

Bitte...ehe Du mozt mache Dir mal klar wie alt die anderen Pakete sind, 
wie viel Erfahrung und Zeit da drin steckt und wie alt kiCAD ist. (Ok, 
ich habe mit PCB schon gearbeitet als es nich keine Netzlisten kannte 
und noch nicht Newpcb hieß).
Akzeptiere bitte das das Programm fast ausschließlich aus Lust und Laune 
der Leute besteht und das hier zwar eine Adresse ist um Probleme zu 
diskutieren, aber nicht um sie zu melden oder ihre Beseitigung auch nur 
anzustoßen.

Ich kann damit recht gut arbeiten, (auch kommerziell, wobei das nur 
wenig zu meinem Lebensunterhalt beiträgt). Ein gemeldeter Bug wurde 
letztens extra für mich innerhalb von 3 Tagen aus der Welt geschafft. 
Gehts noch besser?

Gruß,
Holm

Schicke Sachen dabei.
Sowas wollte ich wissen, besten Dank dafür.
Ich habe nur soviel Fanboy Gequatsche von Leuten gehört, die 
offensichtlich nicht wirklich damit arbeiten, das ich von jemanden wie 
Dir hören wollte: 'Ja, das setze ich professionel ein und das geht!'

Ich gebe ja zu das ich tierisch geladen war und nicht ganz fair, als 
sich dann nach diversen mal Augenrollen die Polygone ums verrecken nicht 
füllen ließen.
Jetzt da ich weiß wie man da arbeiten muss um das zu umgehen, entdecke 
ich auch wirklich nette Sachen in Kicad.

Mampf F. schrieb:
> Ich seh keinen Grund, wieso man Eagle benutzen sollte, wenn man auch
> KiCad benutzen kann.
Da bin ich vollkommen bei Dir.
Eagle hatte ich auch völlig ausgeblendet, weil ich das nur benutze wenn 
es explizit gefordert ist.
Hätte ich mit Eagle verglichen und nicht mit meinem geliebten protel, 
wäre meine Kritik weniger scharf gewesen.

Layout ist fertig, was mit dieser lausigen Flächenbehandlung (gleiche 
prio Level überdecken sich trotz DR Verletzung) recht lästig war.
Lasse ich jetzt den DRC drüberlaufen bekomme ich >50 Fehler.

Häufig werden die Kupferflächen bemängelt, sie lägen zu dicht 
beieinander.
Einstellungen + Prio level kontrolliert, neu berechnen lassen und der 
Fehler bleibt.
0,254mm Abstand ist bei den Flächen eingestellt, ebsenso bei der einzig 
vorhandenen Netzklasse.
Kicad berechnet die Flächen nach meinen Design Rules und bemängelt 
danach das die Flächen zu dicht liegen.
Witzigerweise auch an Stellen, an denen die Flächen freigerechnet 
wurden.
Lange nicht bei allen Flächen.

Schalte ich 'Leiterbahn gegen Flächen testen' ein, werden das >900 
Fehler.
Jede Leiterbahn die eine Kupferfläche des gleiches Netzes kontaktiert, 
wird als 'Leiterbahn ist zu nach(!) an einer Kupferfläche' bemängelt.

Es werden auch einige Leiterbahnabstände zueinander bemängelt, die ich 
mit dem interaktiven Router geroutet habe.

Ist das Normal das es Flächen entweder nicht berechnen oder nicht 
checken kann, das es damit verbundenen Leiterbahnen als Fremdkörper in 
der damit verbundenen Fläche sieht?
Die DRC Marker sitzen auch nicht unbedingt dort wo es die 
Regelverletzung gibt.

Nun weiß ich nicht ob der DRC amoked oder tatsächlich falsch berechnet 
wird.

Kann ich irgendwo wenigstens einen Online DRC aktivieren?
Ich kann beliebig Bauteile verschieben, sogar fett auf fremde 
Leiterbahnen, ohne das ich das irgendwie signalisiert bekomme.

Walter T. schrieb:
> Hast Du eventuell eingestellt, daß zu enge Abstände beim Routen
> zugelassen werden (Interactive Router Settings)?

Leider nein.

> erst im DRC sichtbar.
Hm, noch so ein Punkt ...

Okay, Kicad und Flächen füllen geht nicht wirklich zusammen, wenn man 
die so verwendet wie ich.
Man muss wie Teufel aufpassen das man die Prio Level sauber hochzählt, 
sonst übermalen die sich ohne jede Rücksicht.

Anscheinend werden die dann zwar richtig berechnet, der DRC schmeisst 
aber jede Menge Fehler.
Bemängelt wird nicht der Abstand der berechneten Flächen, sondern der 
Abstand der schraffierten Linien.
Bild2: Beide Marker bemängeln die Bot Flächen
Glättung von Ecken = ohne -> 1 Fehler
Glättung von Ecken = Abschrägung oder Auskehlung -> viele Fehler
Das ist also noch ganz schön buggy.

Sehr schön ist auch die Stelle auf Bild3
Warum ich die 48V-fused Leiterbahn überhaupt so dicht am GND Pad 
vorbeilegen konnte, obwohl ganz deutlich die design rules verletzt 
werden ist fraglich.
Da es den Online DRC nur beim routen und beim ziehen gibt, aber nicht 
bei move, vermute ich das ich die Bauteile bewegt habe nach dem routen 
um mir woanders Platz zu schaffen.

Ziehen kann ich Bahn nicht, da nach dem ersten ziehen noch eine 
Verletzung vorliegt und meine Änderung rückgängig gemacht wird.
So komme ich nie zum zweiten ziehen und muss die auflösen und neu 
routen.

Beim neu Routen erkennt der Router zwar das er mir eine falsche 
Leiterbahnführung vorschlägt und trotz 'gehe um Hindernisse' wieder die 
rules verletzen will, aber ich muß ihn zwingen den richtigen Weg zu 
nehmen.

Noch sehr fehleranfällig und zäh das ganze.

Bernd W. schrieb:
> Richtig. Genau wie in Eagle oder Orcad oder auch z.B. in openStreetMap.
> Die Reihenfolge der Flächen ist wichtig, und das Programm müsste
> hellsichtig sein, um zu erahnen, was Du willst.
Es müsste sich nur an die eigenen Design Rules halten, dann wäre schon 
alles okay.
Existiert bereits ein Polygon mit gleicher prio, wird eben an die 
Grenzen des bereits berechneten Polygons herangefüllt, aber nicht voll 
drüber um danach beim DRC 100 Fehler anzuzeigen, die Kicad doch gerade 
eben erst selbst hineingemalt hat.

> Was stellst Du denn so spezielles mit denen an?
28LEDs, mit je 2 Polygonen auf Top und Bottom zur Wärmeableitung.
D.H. ein Polygon liegt neben 2x5 Polygonen fremder Netze.

> Der "mathematische" Aufwand, damit umzugehen, ist recht groß, wenn das
> Programm sich nicht mathematisch richtig verhalten soll, sondern so, wie
> ein nicht mathematisch geschulter User es erwartet.
Protel konnte das schon vor 20J auf uraler Technik, ohne dabei mehr als 
Sekundenbruchteile zur Berechnung zu brauchen.

> "Route" > "Einstellungen Interaktiver Router"
> unter "Farbmodus" "kollisionen hervorheben" aktivieren.
Geht während des Routens.
Wirkungslos wenn man danach noch was verschiebt.

Nicht wirklich knusprig, am Ende beim DRC Festzustellen, das hier 
dutzende von Fehlern drin sind, die extrem bescheiden zu beheben sind.
Mit aktiviertem Online DRC erwarte ich max eine Handvoll Fehler am Ende.
Das der Online DRC nur so tut als sei er ein Online DRC und tatsächlich 
nicht mehr ist als eine 'Verlegehilfe' beim benutzen des Routing 
Werkzeuges, erwarte ich nicht.
Das vom Programm berechnete Flächen ein heilloses Chaos an DR 
Verletzungen produzieren, die ich nicht auflösen kann, weil sie ja vom 
Programm berechnet werden, ist ... Suboptimal ...

M. K. schrieb:
> Mit aktiviertem Online DRC erwarte ich max eine Handvoll Fehler am Ende.
> Das der Online DRC nur so tut als sei er ein Online DRC und tatsächlich
> nicht mehr ist als eine 'Verlegehilfe' beim benutzen des Routing
> Werkzeuges, erwarte ich nicht.

Naja, mit dem Online-DRC kann das schon passieren. In Altium (mit KiCAD 
arbeite ich nicht) hast du auch einen OnlineDRC und trotzdem viele 
hundert Designfehler am Ende.
Allerdings ist deren Designrulekonzept auch nicht mit dem von z.B. Eagle 
zu verlgeichen.

Das liegt aber daran, daß der OnlineDRC eben nicht gegen alle 
Designregeln prüft (welche kann man auswählen), da die dabei entstehende 
Diashow beim Routen einfach zu hinderlich wäre. Wie gesagt, KiCAD 
benutze ich nicht, aber ich denke die machen es auch nicht sehr viel 
anders.