Hallo Zusammen, zurzeit bastel ich mit dem LM5107 von TI rum und versuche in einer Buck-Converter Schaltung zwei MOSFETs mit dem Treiber anzusteuern. Das gelingt auch soweit sehr gut. Insofern, dass alles wie erwartet funktioniert, inklusive LM5107. Nun ist es leider allerdings so, dass jetzt mitlerweile der zweite LM5107 überrachend den Geist aufgegeben hat. Die Schaltung funktionierte genauso so wie sie sollte und blötzlich ist ein Surren aus Richtung der Leiterplatte zu hören und die STrombegrenzung des Labornetzteils zur Versorgung des Buck-Converters greift ein. Beim ersten Mal habe ich nach längerem Ausprobieren den Treiber-IC getauscht und alles funktionierte wieder einwandfrei, allerdings habe ich keinen mehr zum Tauschen und irgendwo muss es ja klemmen ;) Der LM5107 wird über ein PWM-Signal eines STM32 mit negierten Channel angesteuert. Als Totzeit zwischen Ein und Ausschalten hatte ich ca. 150ns eingestellt. Im Anhang ist die Schaltung mit dem Treiber zu sehen. Ich habe keine genaue Vorstellung woran es liegen könnte, dass ich mittlerweile den zweiten Treiber zerstört habe. Wenn ich mich nicht irgendwo vertan habe, habe ich mich ja an die Application Note gehalten. Gruße RH
Angehängte Dateien:
-
LM5107.PNG
24 KB
RH schrieb: > Wenn ich mich nicht irgendwo vertan habe, Hast du. Vergleiche nochmal, wie HS und HB angeschlossen werden müssen.
Achim S. schrieb: > Hast du. Vergleiche nochmal, wie HS und HB angeschlossen werden müssen. Ohje Ohje… Das ist natürlich ein dicker unglaublich dämlicher Fehler!
RH schrieb: > Ohje Ohje… Das ist natürlich ein dicker unglaublich dämlicher Fehler! Na ja, kann schon mal passieren. Dann merkt man es sich für das nächste Mal ;-)
Bevor ich eine neue Platine bestelle. Weißt du zufällig, ob man mit dem LM5107 auch nur den Highside-FET ansteuern kann? Sprich, bei geringer Last den Lowside-FET öffnen und lediglich wie bei einem üblichen Buck den Strom über eine Shottky-Diode aufrechterhalten kann? Wirklich ärgerlich...
Achim S. schrieb: > Na ja, kann schon mal passieren. Dann merkt man es sich für das nächste > Mal ;-) Ja, hoffentlich! ;)
RH schrieb: > hje Ohje… Das ist natürlich ein dicker unglaublich dämlicher Fehler! Du hast auch HO und LO vertauscht!
Angehängte Dateien:
-
Unbenannt.PNG
85 KB
Achim S. schrieb: > Hast du. Vergleiche nochmal, wie HS und HB angeschlossen werden müssen. Ich habe es nochmal kontrolliert und anscheinend habe ich doch nichts verkehrt gemacht. (Siehe Anhang) So müsste es doch eigentlich korrekt sein oder?
Ingo L. schrieb: > Du hast auch HO und LO vertauscht! Irgendwie hat KiCAD das Schaltsymbol vollkommen durcheinandergewürfelt. Ich hab nochmal kontrolliert. Auf der Leiterplatine sind alle Pins richtig verbunden (auch HO und LO) An und für sich funktionierte die Schaltung wie gesagt auch einwandfrei. Ansonsten hätte ich den Highside-FET ja auch garnicht ansteuern können.
RH schrieb: > Irgendwie hat KiCAD das Schaltsymbol vollkommen durcheinandergewürfelt. > Ich hab nochmal kontrolliert. Auf der Leiterplatine sind alle Pins > richtig verbunden (auch HO und LO) dann zeig mal das gesamte Layout. Der Schaltplan ist jedenfalls falsch (und das erleichtert die Analyse natürlich nicht).
Angehängte Dateien:
-
Unbenannt.PNG
120 KB -
Unbenannt2.PNG
66 KB
Achim S. schrieb: > dann zeig mal das gesamte Layout. Der Schaltplan ist jedenfalls falsch > (und das erleichtert die Analyse natürlich nicht). Leider komme ich gerade nicht mehr an den Rechner mit dem Layout. Deswegen hier nur die Ansichten aus den JLC-PCB GerberViewer...
RH schrieb: > Leider komme ich gerade nicht mehr an den Rechner mit dem Layout. > Deswegen hier nur die Ansichten aus den JLC-PCB GerberViewer... Die Steuerkreise für die beiden FET sehen nicht sehr schön aus (weil du das Gimmick aus Diode und Gatewiderstand eingebaut hast). Da HI und LI bei dir getrennte Signale sind: kannst du die Überschneidung nicht durch entsprechendes Timing dieser beiden Signale verhindern? Ich komme im Moment nicht dazu, aber vielleicht zeichne ich dir heute abend mal die beiden Steuerkreise (samt deren unerwünschter parasitärer Induktivität) in deine Bilder ein. Oder du kannst es ja gerne vorab mal selbst probieren. Ob das allein schon der Grund für deine zerstörten Bausteine ist, kann ich im Augenblick noch nicht sagen - aber an deiner Stelle würde ich das im Layout zu verbessern versuchen.
OK, ich nehme folgendes ein Stück weit zurück: Achim S. schrieb: > Die Steuerkreise für die beiden FET sehen nicht sehr schön aus Ich hab mich durch die langen Leitungen vom Gatetreiber zu deinen Testpunkten irritieren lassen. Aber darüber fließt der Gatestrom ja gar nicht - die Steuerkreise zwischen Gatetreiber und FET sind vielleicht nicht perfekt, aber auch nicht gar so schlimm, dass ich deswegen eine Zerstörung des Treiberbausteins erwarten würde. Was mir jetzt am schlechtesten gefällt ist die Stabilisierung deiner Versorgung für den Treiber (das Netz aus C20, C3 und U1). Die Masseverbindung von C20 und C3 zu U1 ist viel zu lang und läuft zum Teil über die Stromschleife, die in deinem Lastkreis umkommutiert wird. Vergleich das mal mit der Anbindung des Stützkondensators im Layoutvorschlag im Datenblatt des Treibers. Und miss mal im Aufbau nach, wie die Versorgungsspannung deines Treibers tatsächlich aussieht und wie die Eingänge HI und LI deines Treibers real aussehen - und zwar alles relativ zum VSS-Anschluss des Treibers. Evtl. wackelt dein VSS am Treiber um mehr als 300mV (ohne dass HI und LI entsprechend mitwackeln). Dann verletzt du die max ratings für die HI und LI Eingänge, und das könnte nach einiger Zeit zu einem Latchup führen, der den Treiber zerstört.
Achim S. schrieb: > RH schrieb: > Da HI und LI bei dir getrennte Signale sind: kannst du die Überschneidung nicht durch entsprechendes Timing dieser beiden Signale verhindern? Ja, genau die deadtime des PWM und seinem negierten Signal beträgt ca. 150ns. Also wird LI erst 150ns HIGH nachdem HI los wurde. Wie würdest du denn das Layout im besten Fall angehen? Meinst du es wäre gut, Masseleitungen der einzelnen Schaltregler separat zu führen und nur an einzelnen Punkten zusammenzuführen. Sprich auf der oberen Platinenseite keine füllende Massefläche verwenden, sondern alle Masseverbindungen einzelnen ziehen oder durch Vias an die Rückseite setzen. Vielleicht verhindert man so am besten irgendwelche Schleifenüberschneidungen? Hatten gerade Weihnachtsfeier, daher erst die späte Antwort ;)
Angehängte Dateien:
-
VDD_Schleife.png
370 KB
ich fürchte, du musst die ganze Sache noch mal eine Nummer grundsätzlicher angehegen. Das heißt zuerst: durch Messungen rausfinden, warum der Treiber tatsächlich stirbt. Und das heißt als nächstes, dein Gesamtsystem bezüglich Verteilung der Versorgungen (und der Masse) analysieren und verstehen, auf welchen Masseleitungen welche Ströme fließen. Und dabei tatsächlich in Stromschleifen denken (weil Strom immer im Kreis fließt) und die jeweiligen Impedanzen der Schleifen überlegen (weil für Gleichstrom nur der ohmsche Widerstand entscheidend ist, bei deinem Schaltregler in den Kreisen mit großem di/dt aber die parasitären Induktivitäten entscheidend werden, die im wesentlichen durch die Flächen der Stromschleifen gegeben sind). Also würde ich an deiner Stelle 1) nachmessen, ob wirklich die GND-Verschiebungen zwischen deinem Treiber und der Quelle von HI/LI (deinem µC) größer als 300mV werden, so dass ggf. ein Latchup stattfinden kann. 2) tatsächlich das Layout so überarbeiten, dass keine Schleifen entstehen, mit möglichst wenig Kopplung zwischen den Kreisen. Ein wichtiger Aspekt dabei ist, die Bauteile möglichst nahe zusammen zu bringen. In dem Bild oben habe ich mal die Versorgungsschleife deines Treibers eingezeichnet und dem Layoutvorschlag im Datenblatt gegenüber gestellt. Du siehst die wesentlich größere Schleife in deinem Layout. Und unten, wo ich die Schleife dicker gezeichnet habe, überlappt ein Teil deiner Schleife mit dem umkommutierten Teil deines Lastkreises (so dass induktiver Spannungsabfall an der Stelle zu einer Verschiebung des GND-Potentials deines Treibers führt). 3) dein Gesamtkonzept der Versorgungen und der GND-Anbindung zwischen den Platinen überdenken und dabei überlegen, welcher Teil des Stroms über welche Leitungen fließt (und wo das unerwünscht ist). Du hast eine 50V-Versorgung, die samt eigener Masse von oben kommt. Von rechts kommen 12V (mit ihrer Masse), von links aus den 3,3V des µC die Signale HI und LI (samt eigener Masse). Wie werden die verschiedenen Spannungen erzeugt (50V, 12V, 5V, 3,3V), wie sind dabei schon ihre Massen außerhalb deiner Platine miteinander verbunden. Wenn der Strom auf deiner 50V Versorgung zu Spannungsabfall an deren GND-Leitung führt, wird dann Laststrom über die GND-Verbindung zu deinem µC fließen oder ist das nicht der Fall (weil z.B. die 3,3V und die 50V galvanisch voneinander getrennt sind und nur auf der Treiberplatine miteinander verbunden)?
Leider habe ich momentan keinen weiteren LM5107 und musste mir erstmal wieder welche bestellen. Daher kann ich nicht direkt messen, ob wirklich ein Absinken des GND stattfindet. Achim S. schrieb: > Du hast eine 50V-Versorgung, die samt eigener Masse von oben kommt. Von > rechts kommen 12V (mit ihrer Masse), von links aus den 3,3V des µC die > Signale HI und LI (samt eigener Masse). Wie werden die verschiedenen > Spannungen erzeugt (50V, 12V, 5V, 3,3V), wie sind dabei schon ihre > Massen außerhalb deiner Platine miteinander verbunden. Wenn der Strom > auf deiner 50V Versorgung zu Spannungsabfall an deren GND-Leitung führt, > wird dann Laststrom über die GND-Verbindung zu deinem µC fließen oder > ist das nicht der Fall (weil z.B. die 3,3V und die 50V galvanisch > voneinander getrennt sind und nur auf der Treiberplatine miteinander > verbunden)? Die 12V und 5V werden auf Platine durch die ICs IC3 und IC4 (beide LMR16006)aus der 50V Quelle erzeugt. Die Pins (12V und 5V) an J4 sind lediglich zum externen Abgreifen der Spannungen gedacht. Der uC und die Platine sind nicht galvanisch voneinander getrennt, sondern beide Massen über einen GND-Pin an J3 und einem am uC miteinander verbunden. Ich bin ehrlich gesagt etwas überfordert mit der ganzen Masseführung und den entstehenden Stromschleifen.
Achim S. schrieb: > Evtl. wackelt dein VSS am Treiber um mehr als 300mV (ohne dass HI und LI > entsprechend mitwackeln). Dann verletzt du die max ratings für die HI > und LI Eingänge, und das könnte nach einiger Zeit zu einem Latchup > führen, der den Treiber zerstört. Verstehe ich das so richtig, dass Vss am Treiber beispielsweise um mehr als 300mV ansteigt, ohne dass LI oder HI mit ansteigen. Ist beispielsweise LI gerade LOW also auf GND Potential, würde das am Eingang die min. LI-Spannung von -0,3V überschreiten?
RH schrieb: > Verstehe ich das so richtig, dass Vss am Treiber beispielsweise um mehr > als 300mV ansteigt, ohne dass LI oder HI mit ansteigen. Ist > beispielsweise LI gerade LOW also auf GND Potential, würde das am > Eingang die min. LI-Spannung von -0,3V überschreiten? das ist zumindest eine Hypothese, wie es dazu kommen kann, dass der Treiber zerstört wird. Denn viele "übliche" andere Probleme führen zu kaputten FETs. Aber bei dir ist der RH schrieb: > Der uC und die Platine sind nicht galvanisch voneinander getrennt, > sondern beide Massen über einen GND-Pin an J3 und einem am uC > miteinander verbunden. Sind die Massen der beiden Platinen nur an dem Pin von J3 miteinander verbunden? Dann kann kein GND-Strom des Last-Kreises über diese Verbindung fließen. Oder gibt es noch eine weitere externe Verbindung der GNDs von µC und Treiber? Dann könnte Strom des Lastkreises über den Pin von J3 fließen (und die GND-Potentiale zwischen beiden Platinen verschieben).
Ups, zu früh auf "Beitrag veröffentlichen" gedrückt. Aus Achim S. schrieb: > Denn viele "übliche" andere Probleme führen zu > kaputten FETs. Aber bei dir ist der sollte noch werden: ... bei dir ist der Treiber aubgeraucht, aber die FETs sind noch in Ordnung. Außerdem kam der Überstrom in der Versorgung des Treibers, aber nicht im Lastkreis. Das passt jeweils zu einem Latchup im Treiber.
Angehängte Dateien:
Achim S. schrieb: > Sind die Massen der beiden Platinen nur an dem Pin von J3 miteinander > verbunden? Dann kann kein GND-Strom des Last-Kreises über diese > Verbindung fließen. Oder gibt es noch eine weitere externe Verbindung > der GNDs von µC und Treiber? Dann könnte Strom des Lastkreises über den > Pin von J3 fließen (und die GND-Potentiale zwischen beiden Platinen > verschieben). Nein, die Massen sind nur über einen Punkt miteinander Verbunden. So ganz verstanden habe ich noch nicht wie der über die Masse fließende Strom das Vss-Potential des Treibers anhebt. Eine Grundsätzliche Frage als Hobbyelektroniker: Wenn ich also beispielsweise 3 A am Ausgang abzwacke, wie sieht dann der Stromfluss aus? Muss ich eine Schleife zwischen Minus-Pol der Eingangsspannug und Minus-Pol der Ausgangsspannung beachten oder Wie sieht der Stromkreis der Last aus? Im Anhang habe ich mal im Layout eingezeichnet, wie ich mir die Theoretischen Laststromkreise vorstelle. Iout sei in dem Fall der Strom durch die Last. Gefühlt ist das aber nicht richtig. Ich komme nur nicht darauf wie eingangs und Augangsmasse zusammenhängen...
Angehängte Dateien:
-
Stromschleifen.png
640 KB
RH schrieb: > So ganz verstanden habe ich noch nicht wie der über die Masse fließende > Strom das Vss-Potential des Treibers anhebt. Die Masseleitung hat einen ohmschen Widerstand (d.h. der Momentanwert von i(t) führt zu einem Spannungsabfall). Und die Masseleitung hat eine Induktivität (d.h. der Momentanwert von di/dt führt zu einem Spannungsabfall). Auch wenn du jetzt kein Treiber-IC mehr zur Verfügung hast: miss es wirklich mal mit dem Oszi nach und schau dir die Verschiebungen des Potentials an unterschiedlichen GND-Punkten im Betrieb an. RH schrieb: > Im Anhang habe ich mal im Layout eingezeichnet, wie ich mir die > Theoretischen Laststromkreise vorstelle. Den wichtigsten Teil davon (den Schaltregler mit seinen schnellen Stromänderungen) hast du dabei weggelassen. Deswegen siehst du in deinen Schleifen auch nicht den Zusammenhang zwischen "Eingangsmasse" und "Ausgangsmasse". Ich habe im Anhang mal diese Schleifen ergänzt. In Rot für die Zeit der PWM-Periode, in der der HS-FET Q1 leitet. In Blau für die Zeit, in der der LS-FET Q2 leitet. Da wo rot und blau direkt nebeneinander liegen, passt es. Da, wo rot und blau weit voneinander entfernt liegen, hast du eine parasitäre Induktivität, in der der Stromfluss sich bei jedem PWM-Zyklus deines Buck stark ändert (ein sehr großes di/dt auftritt, dass zu einer unerwünschten induktiven Spannung in diesem Kreis führt). Deswegen sollte diese Differenzfläche zwischen Rot und Blau möglichst klein gehalten werden. Die schwarze Schleife zeigt nochmal die Stromschleife der Versorgung für deinen Treiber. Sie liegt voll in der "Differenzschleife" von rot und blau, also sieht auch sie einen Teil des induktiven Spannungssprungs beim Umkommutieren zwischen rot und blau. Die Schleifen für eine Steuersignale HI und LI (z.B. HI von J3 zum Treiber, auf GND zurück nach J3) haben ebenfalls Anteil an der Kommutierungsschleife, also wird auch dort ein Teil des induktiven Spannungssprungs wirksam werden. (und wenn es mehr als 300mV werden sollte, kann das für deinen Treiber gefährlich werden. Aber auch das sollte konkret nachgemessen werden.) Es ist übrigens auch möglich, dass die Schaltflanken von HI und LI zu einem Überschwingen führen, das dem LM5107 zu groß wird (das hängt vor allem der Leitungslänge vor J3 und von der Flankensteilheit der Signale ab - Nachmessen schafft Klarheit). Neben der Induktivität der Stromschleifen können auch andere parasitäre Eigenschaften eine Rolle spielen. Dein Kondensator C4 sieht beim Umkommutieren einen Stromsprung von +In auf -In. Diesen Stromsprung von 2*In multipliziert mit dem ESR des C4 wirst als Ripple-Anteil auf der Stabilität von Vin (+50V) sehen. Auch hier lohnt es sich mal, die Sache nachzumessen.
Achim S. schrieb: > Auch wenn du jetzt kein Treiber-IC mehr zur Verfügung hast: miss es > wirklich mal mit dem Oszi nach und schau dir die Verschiebungen des > Potentials an unterschiedlichen GND-Punkten im Betrieb an. ok, falls das missverständlich war - gemeint ist: auch wenn du jetzt kein Treiber-IC mehr hast, miss es später wirklich mal nach...
Ok, so langsam kommt Licht ins Dunkle! Achim S. schrieb: > Den wichtigsten Teil davon (den Schaltregler mit seinen schnellen > Stromänderungen) hast du dabei weggelassen. Deswegen siehst du in deinen > Schleifen auch nicht den Zusammenhang zwischen "Eingangsmasse" und > "Ausgangsmasse". Ja genau, ich frage mich nämlich allgemein wie der Strom der Last fließt, damit ich beim neuen Design das auch mit beachte. Achim S. schrieb: > Es ist übrigens auch möglich, dass die Schaltflanken von HI und LI zu > einem Überschwingen führen, das dem LM5107 zu groß wird (das hängt vor > allem der Leitungslänge vor J3 und von der Flankensteilheit der Signale > ab - Nachmessen schafft Klarheit). Achim S. schrieb: > Neben der Induktivität der Stromschleifen können auch andere parasitäre > Eigenschaften eine Rolle spielen. Dein Kondensator C4 sieht beim > Umkommutieren einen Stromsprung von +In auf -In. Diesen Stromsprung von > 2*In multipliziert mit dem ESR des C4 wirst als Ripple-Anteil auf der > Stabilität von Vin (+50V) sehen. Auch hier lohnt es sich mal, die Sache > nachzumessen. Das würde ich bei Gelegenheit auch mal Nachmessen. Wird wohl allerdings ohne Weiteres leider erst nach Weihanchten möglich sein. Würde die Möglichkeit bestehen dir meinen Entwurf vom Layout zuzuschicken, damit ich nicht wieder ein Layout in vermassel (ist mitlerweile der 4. Anlauf). Achim S. schrieb: > Es ist übrigens auch möglich, dass die Schaltflanken von HI und LI zu > einem Überschwingen führen, das dem LM5107 zu groß wird (das hängt vor > allem der Leitungslänge vor J3 und von der Flankensteilheit der Signale > ab - Nachmessen schafft Klarheit). Die PWM Signale werden momentan noch über Female-to-Male Kabel von einem STM32 Nucelo board abgegriffen. Beim Messen am Oszi als die Schaltung noch funktionierte sahen LI und HI stehts normal aus und haben nicht geschwungen.
RH schrieb: > Würde die Möglichkeit bestehen dir meinen Entwurf vom Layout > zuzuschicken Na ja, ich bin hier ebenfalls nur als Gast unterwegs und kann keine PN verschicken oder empfangen. Und einfach meine Mailadresse in Foren veröffentlichen liegt mir auch nicht so richtig. Der übliche Weg wäre, den Neuentwurf im Forum zur Begutachtung einzustellen. Dann gibt es ggf. Feedback von mehreren Leuten (und wenn ich nicht grade im Weihnachtsurlaub bin gerne auch von mir). Dabei solltest du aber möglichst solche Fehler wie zu Beginn vermeiden (Pins im Schaltplan falsch verdrahtet, im Layout aber richtig). Wenn man sich erst durch "falsche Fehler" wühlen muss dämpft das die Begeisterung, die "richtigen Fehler" zu finden. RH schrieb: > ist > mitlerweile der 4. Anlauf Was war denn mit Version 1-2? Hatten die eindeutige Fehler oder führten Sie zu ähnlichen Konstellationen wie die aktuelle Variante (erst geht's, dann ist es überraschend kaputt)? Denk daran: wir führen hier im Wesentlichen Diskussionen, was der Fehler sein könnte. Was der Fehler tatsächlich ist, kann nur durch Messungen herausgefunden/bestätigt werden. Vielleicht liegt das eigentliche Problem deiner Schaltung ja noch an einer Stelle, die bisher noch gar nicht betrachtet wurde (vielleicht spinnt z.B. sporadisch dein DCDC für die 12V-Versorgung und brät den Treiber). Harte Fehler in der Schaltung findet man ggf. durch Draufschauen auf den Schalplan. Aber wenn die Schaltung manchmal funktioniert und nur zwischendurch überraschend der Treiber abraucht, braucht es aussagekräftige Messungen, die die Fehlerhypothesen entweder bestätigen oder widerlegen. Ohne eine solche Basis das nächste Design anzugehen bleibt ein Glücksspiel. RH schrieb: > Beim Messen am Oszi als die Schaltung > noch funktionierte sahen LI und HI stehts normal aus und haben nicht > geschwungen. Nur zur Klärung: ich meinte kein grundsätzliches Schwingen der Signale sondern ein kurzes Überschwingen direkt nach der Schaltflanke. Das siehst du in den Messungen ggf. nur, wenn du mit entsprechend hoher Zeitauflösung auf die Schaltflanke schaust.
Achim S. schrieb: > Na ja, ich bin hier ebenfalls nur als Gast unterwegs und kann keine PN > verschicken oder empfangen. Und einfach meine Mailadresse in Foren > veröffentlichen liegt mir auch nicht so richtig. Der übliche Weg wäre, > den Neuentwurf im Forum zur Begutachtung einzustellen. Dann gibt es ggf. > Feedback von mehreren Leuten (und wenn ich nicht grade im > Weihnachtsurlaub bin gerne auch von mir). > > Dabei solltest du aber möglichst solche Fehler wie zu Beginn vermeiden > (Pins im Schaltplan falsch verdrahtet, im Layout aber richtig). Wenn man > sich erst durch "falsche Fehler" wühlen muss dämpft das die > Begeisterung, die "richtigen Fehler" zu finden. Dann werde ich das auf diesem Wege versuchen und auf viel Feedback hoffen. Natürlich sind solche Fehler wie zu Beginn ärgerlich. Achim S. schrieb: > Was war denn mit Version 1-2? Version 1 hatte den LM5104 als Treiber und funktionierte soweit zuverlässig. Allerdings war die gewählte Speicherdrossel nicht optimal und die Stromschleifen nicht optimal gelegt. Daher Version 2 mit vermeintlich besseren Schleifen und vernünftigen Spule. Da eigentlich der Wunsch bestand bei niedrigen Strömen den Lowside-FET offen zu lassen und nur den Highside-FET zu schalten, und um so bei kleinen Strömen die Schaltverluste zu verringern, wollte ich den LM5107 verbauen. Leider habe ich erst letztens gelesenen, dass dieser (im Nachhinein vollkommen sinnvollerweise) nur Schalten kann, wenn HS zwischenzeitlich auf GND gezogen wird, damit das Bootstrapping funktioniert. Version 2 entspricht im Prinzip Version 3, da dort die Pins auch wie oben (in diesem beitrag) im Layout vertauscht waren und somit die MOSFETs natürlich nicht angesteuert werden konnten. Zu meiner Verteidigung muss ich sagen, dass die Schuld dafür tatsächlich bei KiCAD war, da der Footprint auch nach entdecken des Fehlers 100% richtig im Schaltplan angeschlossen war aber im Layoutprogramm die Pins vollkommen anders nummeriert waren (weshalb auch immer?). Waren dann halt 15€ für Platinen+Versand für die Katz.
Angehängte Dateien:
-
PWM.PNG
89 KB
Achim S. schrieb: > Nur zur Klärung: ich meinte kein grundsätzliches Schwingen der Signale > sondern ein kurzes Überschwingen direkt nach der Schaltflanke. Das > siehst du in den Messungen ggf. nur, wenn du mit entsprechend hoher > Zeitauflösung auf die Schaltflanke schaust. Ich hab das ganze mal genauer angeschaut und in der Tat schwingt das PWM Signal vom STM32 recht tief bei fallender Flanke! Im Anhang ist eine Messung mit einem 10:1 Tastkopf. Im Oszi habe ich einen 1:1 Tastkopf konfiguriert um in der Auflösung hinzukommen. Ein div entspricht also 100mV! Man sieht, dass das Signal teilweise auf bis unter -0,3V absinkt.
RH schrieb: > Ich hab das ganze mal genauer angeschaut und in der Tat schwingt das PWM > Signal vom STM32 recht tief bei fallender Flanke! Die Messung wurde am Ende der Leitung (beim LM5107) gemacht und relativ zu dessen Vss-Anschluss? (Also Tastkopfspitze direkt am HI-Eingang und GND-Klemme des TK direkt am VSS-Pin des Treibers?). Dann sieh in deinem nächsten Design sicherheitshalber einen kleinen Dämpfungswiderstand vor. Korrekterweise sollte der am Anfang der Leitung sitzen (also beim µController). RH schrieb: > Da eigentlich der Wunsch bestand bei niedrigen Strömen den Lowside-FET > offen zu lassen und nur den Highside-FET zu schalten, und um so bei > kleinen Strömen die Schaltverluste zu verringern, wollte ich den LM5107 > verbauen. Leider habe ich erst letztens gelesenen, dass dieser (im > Nachhinein vollkommen sinnvollerweise) nur Schalten kann, wenn HS > zwischenzeitlich auf GND gezogen wird, damit das Bootstrapping > funktioniert. Ist richtig. Aber du kannst ja auch den C_boost großzügiger auslegen und - wenn diese Betriebsbedingung vorliegt - die PWM-Frequenz runtersetzen (kommt ja aus einem µC). Dann werden die Schaltverluste auch recht gering. RH schrieb: > da der Footprint auch nach entdecken des Fehlers 100% richtig im > Schaltplan angeschlossen war aber im Layoutprogramm die Pins vollkommen > anders nummeriert waren (weshalb auch immer?). Ich bin kein KiCad-Spezialist. Aber das Problem muss wohl irgendwie da auftauchen, wo das Mapping von Schaltplansymbol auf Footprint vorgenommen wird. Und KiCad ist zumindest vom Prinzip her sicher in der Lage, das richtig durchzuführen. Also vielleicht vorsichtshaler noch mal anschauen, wie die Pins im Schaltplansymbol und wie im Footprint durchnummeriet sind.
Achim S. schrieb: > Die Messung wurde am Ende der Leitung (beim LM5107) gemacht und relativ > zu dessen Vss-Anschluss? (Also Tastkopfspitze direkt am HI-Eingang und > GND-Klemme des TK direkt am VSS-Pin des Treibers?). Dann sieh in deinem > nächsten Design sicherheitshalber einen kleinen Dämpfungswiderstand vor. > Korrekterweise sollte der am Anfang der Leitung sitzen (also beim > µController). Werde ich machen! Achim S. schrieb: > Ist richtig. Aber du kannst ja auch den C_boost großzügiger auslegen und > - wenn diese Betriebsbedingung vorliegt - die PWM-Frequenz runtersetzen > (kommt ja aus einem µC). Dann werden die Schaltverluste auch recht > gering. Das wäre in der Tat ein Option. Aber da ich ja bei dem LM5107 und dem LM5104 nicht den Highside-FET einzeln ansteuern kann ergibt sich das ja eh... Achim S. schrieb: > Ich bin kein KiCad-Spezialist. Aber das Problem muss wohl irgendwie da > auftauchen, wo das Mapping von Schaltplansymbol auf Footprint > vorgenommen wird. Und KiCad ist zumindest vom Prinzip her sicher in der > Lage, das richtig durchzuführen. Also vielleicht vorsichtshaler noch mal > anschauen, wie die Pins im Schaltplansymbol und wie im Footprint > durchnummeriet sind. Ich hatte einen Footprint des LM5107 von Snapeda.com verwendet. Was genau schief gelaufen ist weiß ich leider auch nicht. Ärgerlich war es so oder so aber naja... immer lieber zweimal korrigieren lerne ich daras :-)
RH schrieb: > einen kleinen Dämpfungswiderstand vor. Die HardCore Variante wäre Widerstand, Schottky (to Ground), Widerstand. HB schwankt theoretisch zwischen plus 51V bis minus 1V. In einer Beispielschaltung waren noch zusätzliche Teile (D,R,C) im Bootstrappingzweig. Insbesondere wenn man einen weiten Bereich des Taktverhältnisses nutzen möchte, sollten diese nicht weggelassen werden.
Dieter schrieb: > Die HardCore Variante wäre Widerstand, Schottky (to Ground), Widerstand. > HB schwankt theoretisch zwischen plus 51V bis minus 1V. In einer > Beispielschaltung waren noch zusätzliche Teile (D,R,C) im > Bootstrappingzweig. Insbesondere wenn man einen weiten Bereich des > Taktverhältnisses nutzen möchte, sollten diese nicht weggelassen werden. Wäre so natürlich auch eine Option! Bin etwas überrascht, dass das PWM Signal vom uC so stark schwingt... Wie kommst du auf die Werte von 51V bis -1V? Weißt du zufällig noch wo diese Beispielbeschallung zu finden ist? Gruß RH
RH schrieb: > Wie kommst du auf die Werte von 51V bis -1V? Q1 offen, sagen ma mal 0.3V Spannungsabflall Drain to Source. HB dann 49.7V. Q1 zu und Q2 noch nicht offen. Spannungsabfall an der Bodydiode von Q2 von 1V. HB dann "-1" V. Q2 offen. sagen ma mal 0.3V Spannungsabflall Drain to Source. HB dann -0.3V. Q2 zu lange offen. Q1 zu. Flyback ueber Bodydiode Q1. HB dann +51V. Weißt du zufällig noch wo diese Beispielbeschallung zu finden ist? Das Datenblatt des Herstellers. Nicht die Kurzfassung.
RH schrieb: > Bin etwas überrascht, dass das PWM Signal vom uC so stark schwingt... der uC erzeugt einfach nur eine steile Flanke - das Überschwingen kommt dann daher, wie du diese steile Flanke über die lange Leitung überträgst.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.