Hallo liebe Wandler_Spezialisten. Brauche mal eure Erfahrung zum Thema Wandler EMV. Habe einen DCDC 12V - 5V nichtisoliert, Laststrom bis 5A, eingesetzt ist der TPS54531 nach Appnote. Layout ist auch nach den empfohlenen Richtlinien von TI gemacht (Eingangspfade und Ausgangspfade möglichst kurz, getrennte Masse für DCDC, Masse unter DCDC raus, ...). Bauteile nach Appnote. Habe bereits 5 Wandler erfolgreich umgesetzt (auch EMV), aber dieser Typ von TI ist das erste Mal am Start. Bei EMV Messung HF abgestrahlt (CISPR32, Class B) beobachten wir breitbandig etwa 30...150MHz starke Störungen, auch mit den Profis vom Labor haben wir die über einen Tag nicht in den Griff bekommen. Wir haben 1nF and allen möglichen Stellen am DCDC reingepatched hat nix geholfen. Eine 5-Loch UKW Perle mit etwa 500R Impedanz vor dem nachfolgenden Elko hat ein bisschen was gebracht (3-4dB), weitere Perlen mit 1000R Impedanz zu den Lasten auch nicht viel (etwa 2dB). Abschirmung hat nix gebracht. Zusätzlicher Elko am Ausgang eher kontraproduktiv. Wir konnten über ohmsche Last nach Abtrennung der anderen Lasten verifizieren dass es der Wandler sein muss. Der Ausgangspfad des Wandlers ist mit einem zusätzlichen Lasteklo 3300uF belastet neben den üblichen 2x47u keramisch am Ausgang. Abstand etwa 20...30mm (Low ESR, 5000h, namhafter Hersteller, 680mA ripple current,..). Frage: 1. Kennt jemand das Thema starker Lastelko am Ausgang des DCDC Wandlers? Habe gestern bei einem Fertigwandler von Murata eine maximale Lastkapazität angegeben gesehen (OKL-T/3-W12 Series). 2. Hat jemand einen heißen Verdacht zu dem Thema oder zu dem eingesetzten Wandler (TPS54531)? rgds
Was für einen Kern hat die Spule und wie ist diese gewickelt?
Hast du das Layout wirklich exakt nach 11.2 LayoutExample gemacht? >> Masse unter DCDC raus ?? Ganz falsch! Unter der Drossel (und PH-Pin) kann man die Masse-Plane ausschneiden. Der Rest der GND-Plane muss unzerschnitten bleiben. >> Kennt jemand das Thema starker Lastelko am Ausgang des DCDC Wandlers? Das kommt auf das IC an. Normaler weise sollte ein ELKO kein Problem sein. Hast du eine Last angeschlossen? Sonst kann es sein, dass der Wandler in den lückenden Betrieb geht und so mehr EMV produziert. Nimm' doch mal mit dem Oszi das Signal am PH-Pin und an Uout auf. (Taskopfmasse kürzest möglich auf DC/DC-GND legen - nicht mit dem Standard-Kroko-Kabel) Mein Bauchgefühl sagt mir, dass - womöglich die Drossel falsch ausgelegt ist und in Sättigung geht - das Layout eine entscheidende Abweichung / Fehler hat PS: Bei hohen Frequenzen sind die Störungen symmetrisch. D.h. die Masse schwingt mit! => Gegentakt-Drossel(n) zum sieben.
Zeig mal Schema, Layout und ein Bild des Aufbaus.
Alexxx schrieb: > Sonst kann es sein, dass der Wandler in den lückenden Betrieb geht > und so mehr EMV produziert. Wenn die elektromagnetische Verträglichkeit steigt, würde er weniger stören, d.g. die Störungen müssten sogar zurückgehen.
Angehängte Dateien:
-
Layout.jpg
150 KB -
Schematics.jpg
95 KB
Hallo Kollegen, kurz Antworten dazu: >Was für einen Kern hat die Spule und wie ist diese gewickelt? Geschlossener Kern, nach EVAmodul: L1 = Würth 74437368047 ist genau diese eingesetzt >> Masse unter DCDC raus >?? Ganz falsch! >Unter der Drossel (und PH-Pin) kann man die Masse-Plane ausschneiden. >Der Rest der GND-Plane muss unzerschnitten bleiben. Korrekt, das habe ich falsch beschrieben. Unter dem DCDC converter habe ich sowohl Top als auch Bottom eine extra GND-Fläche angelegt, die ist mehrfach von oben nach unten mit Vias verbunden, am Wandler mit thermischen Vias. Ist mit Brücke an die Restmasse angebunden. Nur unter der Wandlerspule ist GND sowohl unten als auch oben ausgespart damit keinen Einkopplung stattfinden kann. >Hast du eine Last angeschlossen? >Sonst kann es sein, dass der Wandler in den lückenden Betrieb geht >und so mehr EMV produziert. Der Wandler wird im (nahezu) Ruhemodus (100mA) HF-mäßig ruhig, mit Last fängt er breitbandig zu stören an. >Mein Bauchgefühl sagt mir, dass >- womöglich die Drossel falsch ausgelegt ist und in Sättigung geht Schließe ich (fast) aus, ist Spule ist auch im EVA-Modul drinnen, mit einer ähnlichen Würth 74437368047 sehrähnliches Verhalten, Spektrum ist etwas Anders aber die Einflussbreite (30...150MHz) nahezu identisch. >- das Layout eine entscheidende Abweichung / Fehler hat Hänge ich jetzt mal an. >PS: >Bei hohen Frequenzen sind die Störungen symmetrisch. D.h. die >Masse schwingt mit! => Gegentakt-Drossel(n) zum sieben. Das haben wir bei den Versuchen gestern ähnlich verstanden. Das ganze mit Drosseln nach aussen zu minimieren sehe ich aber nicht als Ziel an sondern die Störung zu beseitigen sonst pflastere ich da Induktivitäten für 5EUR rein für einen Wandler der 5EUR kostet (in Serie). rgds
Ich hab mal zwei nennenswerte GND-Punkte markiert. Auf dem Platinenausschnitt sehe ich keine Verbindung zwischen diesen Punkten. Wenn Du so große Kreise baust, braucht Dich nichts wundern.
Sven S. schrieb: > Ich hab mal zwei nennenswerte GND-Punkte markiert. > Auf dem Platinenausschnitt sehe ich keine Verbindung zwischen diesen > Punkten. Wenn Du so große Kreise baust, braucht Dich nichts wundern. Ich vermute die Platine hat 4 Lagen, eine der Innenlagen davon GND. Er hat hier nur ein Bild von Top und Bottom eingestellt damit man was erkennen kann. Wenn das dagegen tatsächlich nur 2 Lagen sein sollten, dann wundert es mich daß der Wandler überhaupt läuft mit den gigantischen Schleifen.
Sven S. schrieb: > Auf dem Platinenausschnitt sehe ich keine Verbindung zwischen diesen > Punkten. Passt zum beschriebenen Verhalten: bei kleiner Last reichen C501 und C502. Bei grosser Last kann C500 nicht helfen, da schlecht angebunden. Also gibt es grössere Störungen.
Die Abstrahlungen sind für einen DC-Wandler ohne jegliche EMV-Maßnahmen völlig normal. Auf der Platine sind jede Menge Schlitzantennen.
Angehängte Dateien:
-
Layout_top.jpg
100 KB -
Layout_bot.jpg
89 KB
Hallo und Danke für das Feedback. Anbei größere Ausschnitte des Layouts damit die GND-Führung (hellblau) und Schleifen des DCDC-Wandlers (dunkelblau) besser erkennbar sind. Harlekin schrieb: > Wie ist der Lagenaufbau der Leiterplatte? 2 Lagig, Top routing (rot), Bottom vorwiegend großflächig GND (grün). Ich habe schon einige Layouts mit Wandlern gemacht, auch 2 Lagige, bisher ohne signifikante Probleme. Sven S. schrieb: > Ich hab mal zwei nennenswerte GND-Punkte markiert. > Auf dem Platinenausschnitt sehe ich keine Verbindung zwischen diesen > Punkten. Wenn Du so große Kreise baust, braucht Dich nichts wundern. Habe die Rückführungsschleifen in dunkelblau markiert, passiert alles auf Top. GND Führung ist am besten auf Bottom zu erkennen (hellblau markiert). Von GND_P (top) über 9 Vias auf GND (bottom - einmalig über Fläche mit 2x9 vias top gebrückt). GND_DCDC ist top über die Brücke angebunden. Gerd E. schrieb: > Wenn das dagegen tatsächlich nur 2 Lagen sein sollten, dann wundert es > mich daß der Wandler überhaupt läuft mit den gigantischen Schleifen. Welche Schleifen sind gigantisch? Harlekin schrieb: > Passt zum beschriebenen Verhalten: bei kleiner Last reichen C501 und > C502. Bei grosser Last kann C500 nicht helfen, da schlecht angebunden. > Also gibt es grössere Störungen. C500 ist südseitig, ist Eingang. Genauso wie C501 ud C502. Nach Appnote würden die alleine reichen. C500 ist zusätzlich, 220uF 50V. Ausgang ist nordseitig, bottom, 5V. Roland E. schrieb: > Die Abstrahlungen sind für einen DC-Wandler ohne jegliche > EMV-Maßnahmen > völlig normal. Auf der Platine sind jede Menge Schlitzantennen. Kannst Du mir das mit den Schlitzantennen kurz näher erläutern. Ansonsten habe ich andere Wandler im Bereich 1...2A die KEINE zusätzlichen EMV Maßnahmen benötigen. rgds
Sven S. schrieb: > 6a66 schrieb: >> C500 ist zusätzlich, > > Lass ihn mal probeweiser weg. Habe Eingangselko als auch Ausgangselko weggelassen. Störung ist nach wie vor da. Das kommt aus dem Wanndler selbst. rgds
6a66 schrieb: > 1. Kennt jemand das Thema starker Lastelko am Ausgang des DCDC Wandlers? > Habe gestern bei einem Fertigwandler von Murata eine maximale > Lastkapazität angegeben gesehen (OKL-T/3-W12 Series). Du kennst das Thema Stabilität und Phasenreserve? Dass ESR und Lastkapazität einen Einfluss auf die Pole und Nullstellen haben? Kompensation hast Du geprüft? Also Bodeplot aufgenommen und Phasenreserve bestimmt, etc? Wenn der Wandler zu seiner Schaltfrequenz eine Regelschwingung aufweist sieht das Spektrum ziemlich übel aus. Der Rechenweg aus Kap. 9.2.2.6 des Datenblattes liefert Dir Ausgangswerte für die Komponenten. Bei Deiner großen kapazitiven Last wirst Du aber um Nachmessen nicht herumkommen.
Angehängte Dateien:
-
Layout_Antenne.jpg
160 KB -
Layout_-_Stromverlauf.jpg
370 KB -
Layout_-_modifizieren.jpg
170 KB
Ich würde den Spulenstrom mit einem Oszi messen. Bei unterschiedlichen Lasten lässt sich so prüfen, ob die Spule in Sättigung geht. Die Schlitze ums IC herum bilden eine Antenne (siehe blaue Markierung in Bild "Layout_Antenne"). Wozu dienen die Schlitze? Den Bottom Layer würde ich so weit möglich, als einzige GND-Fläche gestalten. Dies wirkt wie ein Schirm. Lose GND-Enden und Ecken mit einem Via an den Bottom-Layer heften. Im Bild Layout_-_Stromverlauf sind die Stromschlaufen im ein- und ausgeschalteten Zustand eingezeichnet. Eingeschaltet gibt es zwei Pfade. Der Pfad zum C500 lässt sich durch Verschieben von Q500 verkürzen. Siehe rosa Markierungen im Bild Layout_-_modifizieren.
Hallo liebe Kollegen, nochmals Danke für die Rückantworten. soul e. schrieb: > Du kennst das Thema Stabilität und Phasenreserve? Dass ESR und > Lastkapazität einen Einfluss auf die Pole und Nullstellen haben? Nein. Lang ist's her :(. Bin sicher kein HF Experte. Habe aber - mich genau an das Reference Design gehalten (EVA-Board) das auch die 5V 5A vorsehen. > Kompensation hast Du geprüft? - die in 9.2.2.6 beschriebene Kompensation exakt so übernommen. Ich gehe davon aus dass die so stimmt da (nahezu, mit geringen Abweichungen) alle Designs die um den TPS54531 existieren dieselbe Kompensation einsetzen. In zwei verschiedenen Lastfällen (ca. 0,5A und ca 4A) reagiert der Regler mit 2x47uF + 3300uF identisch, genauso wie auch bei 0,5A und nur 2x47uF. Harlekin schrieb: > Ich würde den Spulenstrom mit einem Oszi messen. Bei unterschiedlichen > Lasten lässt sich so prüfen, ob die Spule in Sättigung geht. Würde ich mal ausschließen, die Spule ist die aus der Applikation und hat einen Sättigungsstrom von >10A. Der dürfte bei einem Laststrom von 0,5A ohne die große Lastkapazität nicht ausgeschöpft sein. Harlekin schrieb: > Wozu dienen die Schlitze? Habe ich aus der Historie übernommen aus einer anderen Application: Eine getrennte Masse nur für den DCDC bilden und diese nur ein einem Punkt anbinden damit das ganze Thema Stromschleifen sich nicht über das Board ausbreitet. > Den Bottom Layer würde ich so weit möglich, > als einzige GND-Fläche gestalten. Genau eben dies nicht - so habe ich gelernt und bin damit bisher ganz gut gefahren. > Eingeschaltet gibt es zwei Pfade. > Der Pfad zum C500 lässt sich durch Verschieben von Q500 verkürzen. Siehe > rosa Markierungen im Bild Layout_-_modifizieren. Das bekäme ich mit EINER GND-Fläche bottom gut hin, widerspricht aber der Theorie von oben (Getrennte Massen, EINE Anbindung). Beim Nachmessen habe ich Ringing am PH-Pin festgestellt (siehe Anhang). Der Kommt nach Erklärung vom discontinuous conduction mode (sprich die Diode leitet nicht die ganze Zeit und nach der Zeit der Leitung entsteht die Schwingung). Kann das der Grund für das HF-Thema sein? Wie verhindere ich das (ich muss mit Lasten zwischen 0,2 und 5A leben). rgds
6a66 schrieb: > Ringing Bild Im Oszilloskopieren bist Du nicht gerade ein Meister. Kannst Du das Oszi (an den Stufen erkenne ich ein digitales) wirklich nicht mit dem Computer verbinden, und einen ordentlichen Screenshot posten? Wo genau hast Du gemessen?
Sven S. schrieb: > Ich hab mal zwei nennenswerte GND-Punkte markiert. > Auf dem Platinenausschnitt sehe ich keine Verbindung zwischen diesen > Punkten. Wenn Du so große Kreise baust, braucht Dich nichts wundern Da hat er recht. Du braucht eine fette, ununterbrochen Masselage mit reichlich Durchkontaktierungen zu den Eingangs-Cs. Von pin8 zur Drossel, würde ich die kapazitive Belastung auch gering halten. Hier wird hart geschaltet und Du speist den Plattenkondensator aus großer Kupferfläche an Pin 8 und der darunter liegenden GND Lage. Schau Dir nochmal die Hochstrompfade an und ich welchen Phasen die aktiv sind. Keine Schleifen bauen, das werden Deine Schwingkreise und Antennen. Harlekin hat Dir das ja sehr schön aufbereitet.
Hallo Kollegen :) Sven S. schrieb: > Im Oszilloskopieren bist Du nicht gerade ein Meister. > Kannst Du das Oszi (an den Stufen erkenne ich ein digitales) wirklich > nicht mit dem Computer verbinden, und einen ordentlichen Screenshot > posten? Das 54645D ist noch prä-USB Ära :) Und GPIB ..... Gemessen ist an pin8/PH, das ist der High-Side Schalter Ausgang, also zwischen Schalter und Induktivität. OT: Warum heisst das eigentlich "schrecklicher Sven)? M. K. schrieb: > Von pin8 zur Drossel, würde ich die kapazitive Belastung auch gering > halten. > Hier wird hart geschaltet und Du speist den Plattenkondensator aus > großer Kupferfläche an Pin 8 und der darunter liegenden GND Lage. Habe das Layout von TI vom EVM als Referenz angehängt, das ist an diesem Punkt nicht kleiner. Und die Schleifen auch nicht. Kann es sein dass die Schwingungen vom discontinuous conducting mode für die Probleme verantwortlich sind? M. K. schrieb: > Da hat er recht. > Du braucht eine fette, ununterbrochen Masselage mit reichlich > Durchkontaktierungen zu den Eingangs-Cs. Das kann ich im nächsten Layout ändern, aber die Masseanbindung zu den Eingangs-C ist - im Layout rot=top gesehen - doch nicht kürzer und besser zu machen? Ich werde mal die ganzen Massen richtig gut mit Brücken verbinden. Mal sehen ob das was bringt. rgds
Sven S. schrieb: > Im Oszilloskopieren bist Du nicht gerade ein Meister. In der Kenntnis von Oszilloskopen bist Du nicht gerade ein Meister. > Kannst Du das Oszi (an den Stufen erkenne ich ein digitales) wirklich > nicht mit dem Computer verbinden, und einen ordentlichen Screenshot > posten? Es handelt sich ganz offensichtlich um ein Gerät der Baureihe HP 546xx. Mit Hilfe der gegen Einwurf großer Scheine erhältlichen EIA232- oder Parallelschnittstelle konnte man nur direkt auf Druckern ausdrucken, aber keine Fernsteuerung oder Datenexport durchführen. Dies war nur mit der noch teureren GPIB-Option möglich, für die man natürlich auch ein passendes Interface am Computer und geeignete Software benötigt. Und ob die uralte Software von HP noch auf halbwegs aktuellen PCs läuft, ist auch fraglich. Wenn nur eine der o.a. Voraussetzungen nicht erfüllt ist, gibt es eben auch nicht den gewünschten Screenshot, egal wie viel Ahnung man von Oszilloskopen hat.
Alexxx schrieb: > Hast du eine Last angeschlossen? > Sonst kann es sein, dass der Wandler in den lückenden Betrieb geht > und so mehr EMV produziert. > Nimm' doch mal mit dem Oszi das Signal am PH-Pin und an Uout auf. > (Taskopfmasse kürzest möglich auf DC/DC-GND legen - nicht mit dem > Standard-Kroko-Kabel) Wenn Du mit "Lückender Betrieb" den discontinuous conducting mode meinst - JA, der läuft in diesem Mode, zumindest bei den schwachen Lasten von etwa 0,2...0,5A. Ich kann da nix dran ändern, das Produkt kann eben eine Last im Bereich 0,2...5 abfordern. Hilft da ein synchroner Wandler (der TPS54531 is nichtsynchron)? rgds
6a66 schrieb: > Habe das Layout von TI vom EVM als Referenz angehängt, das ist an diesem > Punkt nicht kleiner. Und die Schleifen auch nicht. Allerdings liegen dort der Kompensationskreis und der Feedbackkreis nicht innerhalb des "Spulenkreises". Ob dies wirklich eine Rolle spielt kann ich nicht beurteilen. Trotzdem würde ich das Referenzlayout vorziehen. Den Feedbackkreis könnte man versuchsweises zehnmal niederohmiger ausführen. 6a66 schrieb: > Ringing Bild hat gefehlt. Ein scharfes Bild wäre nützlicher. Bei abgedunkeltem Raum und senkrechter Aufnahmeposition wird es besser gelingen. Mich würden unterschiedliche Lastfälle interessieren. Gibt es einen "Kipppunkt", wo die Störungen markant grösser werden?
6a66 schrieb: > Das 54645D ist noch prä-USB Ära :) Und GPIB ..... Na gut, ich kann nicht alles kennen. 6a66 schrieb: > OT: Warum heisst das eigentlich "schrecklicher Sven)? Ich bin in Oberbayern aufgewachsen. Zwischen Simssee und Chiemsee*. Damals hieß außer mir niemand Sven. Dem ersten anderen Sven bin ich erst begegnet, als ich über 30 war. Aber den schrecklichen Sven aus der Trickfilmserie kannte jeder. Darum war das mein Spitzname in der Schulzeit, und darüber hinaus. *Daher weiß ich auch, warum die so genannt werden, aber das ist eine andere Geschichte.
:
Bearbeitet durch User
Sven S. schrieb: > Zwischen Simssee und Chiemsee* @Sven, OT: Na ja, für einen fast RO ist Sven schon ungewöhnlich. BTW: same area just MÜ, bin gelegentlich auf'm Chiemsee unterwechs. /OT rgds
Harlekin schrieb: > Ein scharfes Bild wäre nützlicher. Bei abgedunkeltem Raum und > senkrechter Aufnahmeposition wird es besser gelingen. Schnellschuss. Ja, kann man gerade machen, Kontrast erhöhen, beschneiden, ... Die wichtige Infos sind aber drinnen: Ringing durch discontinuos conducting, 3,9MHz, es ist auch Ringing an den Schaltflanken sichtbar (da ist es etwa 100MHz, rausgemessen). Wichtiger wäre mir die Aussage ob ich mit dem vorhandenen Wandler und dem Ringing das Thema in den Griff bekomme (Snubber, ....) oder ob ein anderer Wandler mit Synchronbetrieb das Ringing zuverlässig unterbindet - im disconuous conducting Bereich. rgds
6a66 schrieb: > TI TPS54531-EVM Layout Das ist ne komplett andere Baustelle, da das 4 Lagen hat statt nur 2. Mit 4 Lagen ist so ein Layout wesentlich einfacher sauber hinzubekommen als mit nur 2.
Gerd E. schrieb: > Das ist ne komplett andere Baustelle, da das 4 Lagen hat statt nur 2. Korrekt, hatte ich in der Beschreibung übersehen. War gedanklich auch bei 2 Lagen. Danke für den Hinweis. rgds
Wen es interessiert: TI hat zum Thema "Störungen an DCDC Wandlern, Ursachen und Maßnahmen" eine sehr gute LearningBase: https://training.ti.com/achieving-low-noise-and-low-emi-performance-dcdc-switching-regulators rgds
Angehängte Dateien:
-
Layout_Example.PNG
85 KB
Gerd E. schrieb: > 6a66 schrieb: >> TI TPS54531-EVM Layout > > Das ist ne komplett andere Baustelle, da das 4 Lagen hat statt nur 2. Diese Aussage finde ich oberflächlich. Warum soll sich diese Bauteilanordnung für 2 Lagen nicht eignen? Der Toplayer entspricht der Empfehlung des Datenblattes (siehe Bild).
Vor einigen Jahren baute ich einen Schaltregler auf Basis des Intersil ISL8540 und verbrachte mehrere Tage damit, einen ziemlich obskuren Fehler zu finden. Es traten, synchron zu den Schaltvorgängen, Spikes mit einer Breite von ca. 1ns auf, d.h. vorrangig auf der Ausgangsspannung. Allerdings breiteten sie sich mit reduzierter Amplitude auch über die Masse aus und erschienen somit auch am Eingang. Und je mehr ich noch weitere Abblockkondensatoren usw. hinzufügte, desto schlimmer wurde die Angelegenheit. Letztendlich stellte sich heraus, dass der sehr niederohmige Bootstrap-Kondensator die Quelle allen Übels war. Sobald ich einen kleinen Widerstand (ca. 10 Ohm) in Serie schaltete, waren sämtliche Störungen beseitigt. Ich bin erstaunt darüber, dass in den allermeisten Datenblättern und Applikationsschriften überhaupt nicht auf die erheblichen Auswirkungen solch eines Kondensators auf die EMV eingegangen wird. Stattdessen wird (wie auch von mir) immer nur an den Ein- und Ausgangsspanungen herumgefiltert, was das Zeug hält. Daher mein Geheimtipp: einfach mal einen kleinen Serienwiderstand ausprobieren.
6a66 schrieb: > Habe das Layout von TI vom EVM als Referenz angehängt, das ist an diesem > Punkt nicht kleiner. Und die Schleifen auch nicht. Wenn Dir das herumreiten auf dem TI Layout weiterhilft, bitteschön. Wir können Dir nur sagen was alles Mist ist an dem Layout, mit der Erfahrung von Leuten die schon deutlich häufiger Schaltnetzteile gebaut haben als Du. Wenn Du das nicht hören möchtest, auch gut. Hat TI Dir versprochen das das Eval Layout auch durch den EMI Test kommt? Nein? Ja, dachte ich mir!
Andreas S. schrieb: > Ich bin erstaunt darüber, dass in den allermeisten > Datenblättern und Applikationsschriften überhaupt nicht auf die > erheblichen Auswirkungen solch eines Kondensators auf die EMV > eingegangen wird. Stattdessen wird (wie auch von mir) immer nur an den > Ein- und Ausgangsspanungen herumgefiltert, was das Zeug hält. Daher mein > Geheimtipp: einfach mal einen kleinen Serienwiderstand ausprobieren. TI geht in seinen Webinars kurz darauf ein und empfiehlt, sowohl Leitung kurz als auch kapazitiv nicht gekoppelt und die Boot-Node möglichst klein zu halten.Das habe ich auch zu spät gelernt wie so manch anderes auch :( rgds
M. K. schrieb: > Wenn Dir das herumreiten auf dem TI Layout weiterhilft, bitteschön. Nein, ich will nicht darauf rumreiten. Das Pferd ist schon tot :) Ich habe versucht die beiden Layouts gegeneinander abzuwägen und das zur Diskussion zu stellen. Inzwischen habe ich aber einiges gelernt was ich so falsch gemacht habe, was nicht ganz so schlimm ist etc. ... Dass das in der Vergangenheit geklappt hat....? Multilayer, Zufall, Metallgehäuse,...? M. K. schrieb: > Hat TI Dir versprochen das das Eval Layout auch durch den EMI Test > kommt? > Nein? > Ja, dachte ich mir! Nein, das garantieren mir niemand, auch kein TI. Und in Ihren (TI) EMI Webinars sind sie sogar darauf stolz dass ihre Designs 2dB (!!) unter CISPR22/32 Class B bleiben. Das ist mir zu wenig. Zeigt aber, dass das Ganze doch nicht soooo einfach ist wie gedacht. Fazit: Ich werde noch versuchen aus dem bisherigen Layout einiges mitzunehmen an Erkenntnissen. Und dann wird es wahrscheinlich ein Synchroner Wandler werden und in das Layout all das einfließen was ich bisher mitgenommen habe. BESTEN DANK an ALLE die bisher beigetragen haben. Ein paar schöne Tage noch über den Jahreswechsel. rgds
Könntest Du bei Deinem derzeitigen Layoutstand noch einen Test mit/ohne 10R in der Leitung des Bootstrapkondensators durchführen und berichten, ob bzw. was sich dadurch ändert?
Kurzes Update nach den Tagen zwischen den Jahren: Andreas S. schrieb: > Könntest Du bei Deinem derzeitigen Layoutstand noch einen Test mit/ohne > 10R in der Leitung des Bootstrapkondensators durchführen und berichten, > ob bzw. was sich dadurch ändert? Marginal. Habe aber in einem anderen RefDesign eines anderen Schaltreglers die gleiche Maßnahme gesehen allerdings mit 5.1R. Werde das im nächsten Layout mal vorsehen, kann ich dann immer noch auf 0R umbestücken. Auch ein Snubber hat nicht wirklich in die richtige Richtung gewirkt. 6a66 schrieb: > Nein, ich will nicht darauf rumreiten. Das Pferd ist schon tot :) > Ich habe versucht die beiden Layouts gegeneinander abzuwägen und das zur > Diskussion zu stellen. Habe inzwischen das TI Layout vermessen, das ist schön ruhig. Hat aber auch das Ringing an den Flanken wennauch signifikant geringer und das Ringing im discontinuous Bereich (quod erat expectandum). Ob das CISPR besteht vermag ich nicht zu beurteilen. Am meisten hat noch die Verstärkung der Massezu- und abläufe gebracht. Lastelkos sind unbedeutend solange die Kerkos am Ausgang nahe bleiben. Eingangselkos können auf jeden Fall näher ran, der Eingangselko wirkt sich massiv aus wenn weggelassen (also ist die Pufferkapazität der Kerkos am Eingang - vielleicht durch die Distanz - zu gering. Und ein Wichtiger Hinweis in einer anderen Appnote: Unter dem Schaltregler - da wo das Massepad liegt - soll KEIN Strom fließen. D.h. die Ausgangselkos müssen auf die Seite mit dem Schaltpin. Werde synchronen Schaltregler verwenden - wird wahrscheinlich der TPS54328 werden, dann zweimal. Ist damit vorübergehend abgeschlossen, werde gelegentlich noch mal reinschauen, speziell wenn das neue Layout da ist. Bis dahin: Besten Dank an alle Teilnehmer. Salut! rgds
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.