Hallo, für eine Messaufgabe benötige ich einen ADC mit einer hohen Bandbreite und einer vernachlässigbaren Samplingfrequenz. Ziel ist es ein periodisches Signal mittels Unterabtastung zu digitalisieren. Das System ist analog einem TDR, nur das mich nicht die Zeit alleine interessiert sondern auch die Amplitude und Form des Impulses. Die Max. Amplitude liegt bei gerade mal 0.6V Mein Ansatz wäre jetzt einen schnellen ADC zu benutzen und diesen zeitverzögert zum Triggersignal immer einen Punkt nach dem Anderen zu digitalisieren. Ein Arduino könnte dann die Daten in aller Ruhe auslesen und an einen PC übermitteln. Somit erhält man einen in der Zeit verlängerten Datensatz nennt sich Equivalent time sampling beim Oszilloskop zumindest. Jetzt ist meine Frage kennt einer eine ADC mit hoher Bandbreite und ext. Triggereingang welcher diese Aufgabe bewältigen kann? Schön wäre wenn es dafür eine Art eval board gebe, da ich kein Hardware Mensch bin. Danke für die Mühe
Chris schrieb: > Jetzt ist meine Frage kennt einer eine ADC mit hoher Bandbreite und ext. > Triggereingang welcher diese Aufgabe bewältigen kann? Ich bräuchte ein neues Auto. Jetzt ist meine Frage kennt einer ein Auto mit hoher Geschwindigkeit und runden schwarzen Reifen welches ich mir kaufen kann?
Chris schrieb: > Jetzt ist meine Frage kennt einer eine ADC mit hoher Bandbreite und ext. > Triggereingang welcher diese Aufgabe bewältigen kann? Wie hoch soll die Bandbreite denn sein? Eine konkrete Zahl wäre hilfreich. Einen "Triggereingang" haben viele ADCs. Bei einigen heißt er z.B. CONVSTART, bei anderen ist es einfach das CS-Signal des SPI-Busses. Such dir irgend einen SAR-ADC aus, dessen sonstigen Parameter deinen Ansprüchen genügen. Und dann schau im Datenblatt nach: meist wird er einen Eingang haben, an dem eine Signalflanke den Abtastzeitpunkt festlegt.
Die Triggerfrequenz liegt bei 5-10kHz. Eine Auflösung der Messpunkte von 1 ns würde mir reichen. Diese Angaben hatte ich noch vergessen. @OMG wie wäre es mit K.I.T.T. erfüllt deine Anforderungen ganz gut.
> Wie hoch soll die Bandbreite denn sein? Eine konkrete Zahl wäre
hilfreich.
Da tue ich mich schwer mit einer Zahl, komme nicht wirklich aus der
Elektronik.
Da ich keinen Sinus habe den ich messe möchte, weiß ich nicht wie ich
zur benötigten Bandbreite komme.
Chris schrieb: > Da tue ich mich schwer mit einer Zahl, komme nicht wirklich aus der > Elektronik. Aber du kennst das Signal, das du abtasten möchtest. Wenn wir dir "irgendwas" zwischen 10MHz und 10GHz vorschlagen können siehst du wahrscheinlich selbst ein, dass der Vorschlag völlig unnütz ist. Chris schrieb: > Da ich keinen Sinus habe den ich messe möchte, weiß ich nicht wie ich > zur benötigten Bandbreite komme. Dann rechne z.B. mit 0,35/t_a, wobei t_a die Anstiegszeit (von 10%-90%) der steilsten Flanke in deinem Signal ist. Oder zeig ein aussagekräftiges Oszibild von deinem Signal. Oder lass dein Oszi eine FFT berechnen und schau, bis wohin die Signalfrequenzen reichen.
>Dann rechne z.B. mit 0,35/t_a, wobei t_a die Anstiegszeit (von 10%-90%) >der steilsten Flanke in deinem Signal ist. Danke für den Tip. Bei einer Anstiegszeit von ~300ps liegt also die Bandbreite bei rund 1,2Ghz.
Chris schrieb: > Danke für den Tip. > Bei einer Anstiegszeit von ~300ps liegt also die Bandbreite bei rund > 1,2Ghz. Du willst die Anstiegszeit von 300 ps ausmessen - aber bei der Genauigkeit der Abtastzeitpunkte reichen dir 1 ns? Das passt nicht wirklich zusammen, oder. Und womit willst du eigentlich die 1ns genauen Triggerflanken erzeugen? Wenn du 1-2 Größenordnungen langsamer einsteigen wolltest hätte es sich vielleicht gelohnt, nach Bausteintipps für dich zu suchen. Aber bei dieser Zielvorgabe lohnt es sich imho nicht: du hast (als Anfänger) keinerlei Chance, irgendwas in dem Bandbreitebereich zum Laufen zu kriegen. Fang deutlich bescheidener an, dann lohnt sich die Beschäftigung mit dem Thema langfristig. Aber als Anfänger mit GHz-ADCs arbeiten zu wollen kann nur im Frust enden. Wenn es dir ums Ergebnis geht (nicht um den langfristigen Lerneffekt): nimm ein ausreichend schnelles Oszi und lies dessen Messwerte über ein Interface aus.
Angehängte Dateien:
-
Timing.gif
6 KB
Als Referenz dachte ich an einen zwei kanaligen DDS Baustein der zwei Frequenzen (Rechteck) ausgibt z.B. 5000 Hz und 5000,01 Hz. Der durch die unterschiedlichen Frequenzen wird der eine Trigger "durchlaufen". Ich möchte nicht die Anstiegszeit von 300ps ausmessen. Das Bild zeigt im linken Teil einen Impuls ohne Antwort und im linken Teil einen mit Antwort. Dieses möchte ich absampeln und an einen PC übertragen. Der Impuls ist mindestens 1 ns breit, deshalb dachte ich das ein Messpunkt reicht.
Chris schrieb: > Als Referenz dachte ich an einen zwei kanaligen DDS Baustein der zwei > Frequenzen (Rechteck) ausgibt z.B. 5000 Hz und 5000,01 Hz. > > Der durch die unterschiedlichen Frequenzen wird der eine Trigger > "durchlaufen". Welchen DDS-Baustein? Die meisten DDS-ICs arbeiten mit einer internen Taktfrequenz von ein paar hundert MHz. Auch wenn die mittlere Frequenz des erzeugten Signals damit sehr fein eingestellt werden kann, bedeutet das nicht, dass jede einzelne Flanke eines damit erzeugten Rechtecks auf 1ns genau ist. (Tatsächlich sind in den meisten Fällen allein schon die Schaltflanken deutlich länger als 1 ns - und erst recht länger als 300ps.) Chris schrieb: > Dieses möchte ich absampeln und an einen PC übertragen. Der Impuls ist > mindestens 1 ns breit, deshalb dachte ich das ein Messpunkt reicht. Das ist sehr optimistisch. Stehst du noch vollständig bei prinzipiellen Überlegungen? Oder hast du schon mal praktisch einen solchen Puls erzeugt, auf die Leitung geschickt, und die "Antwort" mit einem Oszi nachgemessen? Ich wäre gespannt auf das Messergebnis.
Chris schrieb: > für eine Messaufgabe benötige ich einen ADC mit einer hohen Bandbreite > und einer vernachlässigbaren Samplingfrequenz. Was hat das mit dem ADC zu tun? An der Stelle ist ein S&H gefragt. Wieviel Abtastjitter kannst du dir denn für deine Messaufgabe leisten?
Chris schrieb: > Das Bild zeigt im linken Teil einen Impuls ohne Antwort und im linken > Teil einen mit Antwort. Eine Laufzeitmessung
Energieverheizer schrieb: > Eine Laufzeitmessung Exakt: Er hat ja auch geschrieben "ähnlich einem TDR". Time Domain Reflektometer. S&H klingt für mich daher als die Lösung. Zumindest theoretisch.
Chris schrieb: > Als Referenz dachte ich an einen zwei kanaligen DDS Baustein der zwei > Frequenzen (Rechteck) ausgibt z.B. 5000 Hz und 5000,01 Hz. Das wird nicht funktionieren. Alternative: https://datasheets.maximintegrated.com/en/ds/DS1023.pdf Das ist eine Familie programmierbarer Delay-Bausteine mit Schrittweiten von 0.25ns bis 5ns und 8 Bits für den Verzögerungswert. Vorgehensweise: Eingang: externer Trigger Ausgang: Trigger für ADC oder S&H-Stufe Delay auf minimum Schleife: Triggerpuls ADC Wert lesen Delay++ Schleifenende wenn Delay=maximaler zu überdeckender Zeitraum Mit guten Elektronikkenntnissen hättest Du eine von Null verschiedene Chance, das mit relativ wenig Geld zum Laufen zu bringen. Wenn Du das Know-How nichts hast, musst Du es Dir kaufen, oder Du besorgst Dir gleich kommerzielles Messequipment. fchk
Nick M. schrieb: > S&H klingt für mich daher als die Lösung. Zumindest theoretisch. klar braucht es einen S&H - ein Glück, dass schnelle ADCs den heutzutage tpyischerweise schon eingebaut haben. Ich wüsste aus dem Stand nicht, woher man einen externen S&H herbekommt, der es z.B. in Bezug auf die Bandbreite mit den integrierten S&H-Stufen in schnellen ADCs aufnehmen kann. Der schnellste "externe" S&H, den ich bei Digikey finden kann, hat eine Kleinsignalbandbreite von 40 MHz (und eine full power bandwidth von 13 MHz). ADCs mit integrierten S&H sind dagegen tatsächlich mit Bandbreiten bis in den GHz-Bereich verfügbar. Womit wir praktisch wieder bei der ursprünglichen Frage des TO wären ;-)
Ich schreibe mal wieder was von dem ich keine Ahnung habe, aber seht selbst: So alte Oszilloskope wie das TDS220 werben mit einer recht hohen Abtastrate, also zeitlichen Auflösung, haben aber keinen schnellen ADC. Die haben eine Art CCD, also einen Kette aus Analogspeichern die nach einem Trigger sehr schnell gefüllt werden kann und dann die Spannungswerte eben analog festhält. So wie ein CCD bei der Kamera auch Ladungen festhält. Wenn das passiert ist werden diese Ladungen deutlich langsamer an einen ADC gegeben und ausgelesen. So habe ich das zumindest verstanden. Das Problem an der Sache ist die Totzeit. Man kann immer nur eine Zeit lang aufnehmen und braucht danach sehr viel länger um auszulesen. Ich weiß nicht ob es da ICs zu kaufen gibt und ob das hier hilft. Sonst habe ich noch das Oszi als Empfehlung. Die kann man ja auch teilweise fernsteuern und scripten. Oder gleich das was man sehen will als Triggerbedingung definieren.
Gustl B. schrieb: > So alte Oszilloskope wie das TDS220 werben mit einer recht hohen > Abtastrate, also zeitlichen Auflösung, haben aber keinen schnellen ADC. > Die haben eine Art CCD, also einen Kette aus Analogspeichern die nach > einem Trigger sehr schnell gefüllt werden kann und dann die > Spannungswerte eben analog festhält. So wie ein CCD bei der Kamera auch > Ladungen festhält. Wenn das passiert ist werden diese Ladungen deutlich > langsamer an einen ADC gegeben und ausgelesen. Einen Scope mit CCD Speichern hatte ich mal ( Tek2430 ). Der eigentliche AD-Wandler hinter dem CCD Zwischenspeicher hatte 2 Msamples. Ich bin froh das ich ihn losgeworden bin. Solch ein Teil würde ich nicht mal geschenkt nochmal wollen. Ein 10MHz Sinus damit zu oszillografieren sah sehr lustig aus. Die Sinus wabbelte fröhlich vor sich her. Das hatte ich bei allen in der Hochschule vorhandenen Tek2430 als auch beim Tek2440 festgestellt. War also kein Fehler speziell bei meinen Gerät. Ralph Berres
Hier bei dem TDS220 ist das OK. Also klar um Klassen schlechter als bei aktuellen Oszis, aber man kann das Signal sehen und es triggert stabil.
Fuer das Verzoegern einen solchen Triggers waere zB ein MC100EP196 geeignet. Der kann zeitliche Delays bis 10ns auf wenige ps genau erzeugen. Aber, fuer einen Anfaenger ungeeignet.
Achim S. schrieb: > klar braucht es einen S&H - ein Glück, dass schnelle ADCs den heutzutage > tpyischerweise schon eingebaut haben. > Ich wüsste aus dem Stand nicht, woher man einen externen S&H herbekommt, > der es z.B. in Bezug auf die Bandbreite mit den integrierten S&H-Stufen > in schnellen ADCs aufnehmen kann. Man braucht genau keinen schnellen ADC, wenn ein S&H davor sitzt. Je nach erforderlicher Bitbreite kann ein schneller ADC schon etwas ins Geld gehen.
Hallo und danke für die vielen Antworten. Ich hatte bis jetzt mehr theoretische Überlegung zur Aufgabe angestellt. Einen ersten Ansatz mit einer TDR Schaltung habe ich mal aufgebaut und in Betrieb genommen. Das hat soweit funktioniert. Ich werde es über das WE noch mal aufbauen und ein Bild mit dem Oszi erstellen. Eine ext. S&H Stufe habe ich verworfen. Ich kann mir nicht vorstellen einen Teil des AD Wandlers diskret besser aufzubauen, als es die Hersteller im Chip selber integrieren. Die DDS Lösung ist eine Idee von mir. Es ist mir klar dass die Flanken nicht besonders stabil sind aber das müssen diese auch nicht, da sie ja "immer gleich" schlecht sind. Der Eingang des ADC wird sicherlich einen Schmitt Trigger besitzen und damit klarkommen. Bei 5 kHz und 5,01 kHz habe ich ein Delta in der Periodendauer von ~0,4 ns. Dieses wäre mein sample Delay. Beim Start ist die erste Flanke zur zweiten um 0,4 ns in der Zeit verschoben. In der zweiten Periode ist die Flanke um 0,8 ns verschoben usw. usw. Der vom DDS geht auf beide Frequenzen und ist somit raus. Der vom Eingang des ADC ist unbekannt und ein Messfehler. Eine Einschätzung ob dieses ein Problem für mich ist, kann ich nicht beurteilen. Chris
Chris schrieb: > Der Eingang des ADC wird sicherlich einen Schmitt Trigger besitzen und > damit klarkommen. Wenn eine Timing-Genauigkeit von deutlich unter 1ns angestrebt wird besitzen Logikeingängeim Normalfall keinen Schmitt-Trigger. Ein LVDS-Eingang kommt da schon eher hin. Chris schrieb: > Bei 5 kHz und 5,01 kHz habe ich ein Delta in der Periodendauer von ~0,4 > ns. Dieses wäre mein sample Delay. > Beim Start ist die erste Flanke zur zweiten um 0,4 ns in der Zeit > verschoben. In der zweiten Periode ist die Flanke um 0,8 ns verschoben > usw. usw. Nein: deine Beschreibung stimmt für die überwiegende Mehrheit aller DSS-ICs nicht. Du hast dort keine Periodendauern, die sich um 0,4ns unterscheiden. Sondern du hast Periodendauern, die sich z.B. mal um 5ns und mal um 0ns unterscheiden - so dass im Mittel über viele Perioden die gewünschten 0,4ns rauskommen. Man kann das von dir gewünschte Verhalten mit entsprechendem Aufwand mit DDS-ICs realisieren, aber irgend ein DDS-IC von der Stange hat nicht das Verhalten, das dir vorschwebt. Deshalb wiederhole ich meine Frage: welchen konkreten DDS Baustein willst du denn einsetzen? Wolfgang schrieb: > Man braucht genau keinen schnellen ADC, wenn ein S&H davor sitzt. > Je nach erforderlicher Bitbreite kann ein schneller ADC schon etwas ins > Geld gehen. Bleibt nur das Problem, woher man einen preiswerten, real erhältlichen S&H-Baustein bekommt, der den Anforderungen des TO genügt (>1GHz FPBW). Wenn du einen konkreten Baustein-Vorschlag hast - immer her damit. Bis dahin bleibe ich bei meiner Aussage: die günstigste (auch im Sinn von preisgünstigte) Variante für den S&H ist es, einen im einem schnellen ADC bereits integrierten S&H zu verwenden.
Achim S. schrieb: > Bis dahin bleibe ich bei meiner Aussage: die günstigste (auch im Sinn > von preisgünstigte) Variante für den S&H ist es, einen im einem > schnellen ADC bereits integrierten S&H zu verwenden. Wieviel effektive Bits sollen denn raus kommen (oder habe ich irgendetwas über lesen)?
Forist schrieb: > Wieviel effektive Bits sollen denn raus kommen (oder habe ich > irgendetwas über lesen) fragst du mich da oder den TO? was nach meiner Einschätzung für ihn realistsch erreichbar ist, hab ich schon weiter oben beschrieben Achim S. schrieb: > du hast (als Anfänger) keinerlei Chance, irgendwas in dem > Bandbreitebereich zum Laufen zu kriegen.
>Deshalb wiederhole ich meine Frage: >welchen konkreten DDS Baustein willst du denn einsetzen? z.B. zwei AD9833 welche aus einem Quarzoszillator gespeist werden. Dann müsste man doch die zwei Frequenzen einstellen können und da beide aus einer Taktquelle gespeist werden sind diese auch synchron. >Nein: deine Beschreibung stimmt für die überwiegende Mehrheit aller >DSS-ICs nicht. Du hast dort keine Periodendauern, die sich um 0,4ns >unterscheiden. Sondern du hast Periodendauern, die sich z.B. mal um 5ns >und mal um 0ns unterscheiden - so dass im Mittel über viele Perioden die >gewünschten 0,4ns rauskommen. Das habe ich jetzt nicht verstanden. Ein DDS ist doch mal einfach gesprochen ein Zähler + eine Wertetabelle +D/A Wnadler. Mit jedem Zählschritt wird ein entsprechender Wert aus der Wertetabelle am Ausgang angelegt. >Wieviel effektive Bits sollen denn raus kommen (oder habe ich >irgendetwas über lesen)? 8 Bit wäre ok.
Chris schrieb: > Das habe ich jetzt nicht verstanden. Ein DDS ist doch mal einfach > gesprochen ein Zähler + eine Wertetabelle +D/A Wnadler. > Mit jedem Zählschritt wird ein entsprechender Wert aus der Wertetabelle > am Ausgang angelegt. Lies dir die Beschreibung im Datenblatt nochmal durch. Der AD9833 arbeitet intern mit einer maximalen Clock von 25MHz (40ns Periode). D.h. alle Ausgaben des Bausteins finden in einem fixen Raster von 40ns statt. Er kann nicht den Ausgang mal eben so 0,4ns früher oder später schalten. Er kann ihn nur in ganzen Schritten von 40ns früher oder später schalten. Auf dein angedachtes Szenario bezogen bedeutet das: - deine beiden Ausgänge werden 99 Perioden lang genau die selbe Frequenz ausgeben - und dann wird genau in einer Periode einer der beiden Ausgänge eine Periode ausgeben, die um 40ns kürzer ist. - danach geht das Spiel wieder von vorne los. Damit hat der eine Ausgang im Mittel eine Periode, die 0,4ns kürzer ist. Aber der Zeitabstand zwischen zwei aufeinanderfolgenden Taktflanken ändert sich trotzdem nur im festen Raster von 40 ns. Feiner kannst du mit dem IC keine Flankenpositionen einstellen.
Chris schrieb: > z.B. zwei AD9833 welche aus einem Quarzoszillator gespeist werden. Der ist mit 25MHz max. Clock weit entfernt entfernt von "die meisten" und für irgendwelche 1ns Anforderungen nur wirlich denkbar ungeeignet. Achim S. schrieb: > Die meisten DDS-ICs arbeiten mit einer internen Taktfrequenz von ein > paar hundert MHz.
Chris schrieb: > Da tue ich mich schwer mit einer Zahl, komme nicht wirklich aus der > Elektronik. > > Da ich keinen Sinus habe den ich messe möchte, weiß ich nicht wie ich > zur benötigten Bandbreite komme. Also ich glaube, der TO hat nicht verstanden, was es mit "Unterabtastung" auf sich hat! Bevor man an so ein Unterfangen geht, muß doch tatsächlich erst mal geklärt werden, welche Bandbreite das zu messende Signal hat. Dann kann man eventuell entscheiden, ob sowas wie Unterabtastung zielführend wäre. Ansonsten wäre eine direkte Wandlung mit einem "passenden" ADW doch die Wahl der Stunde! Und wenn nur 8-Bit verlangt sind, dann braucht es auch bis in den Gigahertz-Bereich keine unnötigen Verrenkungen. Gruß Rainer
Chris schrieb: > Das habe ich jetzt nicht verstanden. Ein DDS ist doch > mal einfach gesprochen ein Zähler + eine Wertetabelle > +D/A Wnadler. Mit jedem Zählschritt wird ein > entsprechender Wert aus der Wertetabelle am Ausgang > angelegt. Deine Worte sind richtig -- aber die Gedanken sind falsch, weil unvollständig. Ein DDS-IC ist keine Zauberkiste. Das bedeutet: Sowohl die Zeitschritte wie auch die Ausgangsspannungen müssen notgedrungen einem ENDLICHEN Wertevorrat entnommen werden. Der DDS-IC kann nicht GENAU die Spannung erzeugen, die für jeden Abtastpunkt notwendig wäre -- er kann immer nur die NÄCHSTLIEGENDE im IC verfügbare Spannung ausgeben. Daher weist JEDER EINZELNE Abtastpunkt, den der DDS-IC erzeugt, einen gewissen (systematischen) Fehler auf. Das bedeutet anders formuliert: Ein DDS erzeugt neben dem gewünschten Nutzsignal auch immer noch eine gewisse Anzahl von unerwünschten Störsignalen. Einen Teil dieser Störsignale kann man durch analoge Filter unterdrücken, und man ist i.d.R. sehr gut beraten, dies auch zu tun. Eine Folge davon ist aber, dass man mittels DDS keine Rechtecksignale erzeugen kann, die direkt höheren Ansprüchen genügen. Der Weg ist, einen Sinus zu erzeugen, diesen GUT zu filter, und ihn dann mittels Komparator in ein Rechteck umzuwandeln. Mit 40ns Zeitraster und 10bit Amplitudenauflösung eine Zeitauflösung von 0.4ns erreichen zu wollen bleibt gleichwohl ambitioniert -- wenn auch vielleicht nicht völlig unmöglich.
Egon D. schrieb: > Der DDS-IC kann nicht GENAU die Spannung erzeugen, die > für jeden Abtastpunkt notwendig wäre -- er kann immer > nur die NÄCHSTLIEGENDE im IC verfügbare Spannung ausgeben. > Daher weist JEDER EINZELNE Abtastpunkt, den der DDS-IC > erzeugt, einen gewissen (systematischen) Fehler auf. Um Trigger für Abtastpunkte zu erzeugen, braucht man keinen DDS mit Analogausgang. Da geht es um das Timing und digitale Steuersignale. Der DDS erzeugt dafür ein Rechtecksignal mit Wertevorrat (L,H).
Rainer V. schrieb: > Chris schrieb: >> Da tue ich mich schwer mit einer Zahl, komme nicht >> wirklich aus der Elektronik. >> >> Da ich keinen Sinus habe den ich messe möchte, weiß >> ich nicht wie ich zur benötigten Bandbreite komme. > > Also ich glaube, der TO hat nicht verstanden, was es > mit "Unterabtastung" auf sich hat! Richtig. Unterabtastung ist eine digital verbrämte Form der Abwärtsmischung, und das funktioniert i.d.R. nur mit (fast) periodischen Signalen vernünftig. > Ansonsten wäre eine direkte Wandlung mit einem "passenden" > ADW doch die Wahl der Stunde! Und wenn nur 8-Bit verlangt > sind, dann braucht es auch bis in den Gigahertz-Bereich > keine unnötigen Verrenkungen. Naja, ich würde noch einen Schritt weiter gehen: Der TO spricht weiter oben von Impulsen mit und ohne Antwort. Stellt sich mir die Frage: WAS GENAU will der TO eigentlich über die Impulse wissen? Wie entstehen die Impulse, und was ist das Ziel der ganzen Aktion? Kürzer an den TO: "Schildere das EIGENTLICHE Problem -- und nicht Deine vermeintliche Lösung!"
Wolfgang schrieb: > Egon D. schrieb: >> Der DDS-IC kann nicht GENAU die Spannung erzeugen, die >> für jeden Abtastpunkt notwendig wäre -- er kann immer >> nur die NÄCHSTLIEGENDE im IC verfügbare Spannung ausgeben. >> Daher weist JEDER EINZELNE Abtastpunkt, den der DDS-IC >> erzeugt, einen gewissen (systematischen) Fehler auf. > > Um Trigger für Abtastpunkte zu erzeugen, braucht man > keinen DDS mit Analogausgang. Da geht es um das Timing > und digitale Steuersignale. Der DDS erzeugt dafür ein > Rechtecksignal mit Wertevorrat (L,H). Doch. Da Du nicht der TO bist: Erklärung wird nur auf höfliche Anfrage geliefert.
Hier ggf. sehr hilfreich/interessant für dein Vorhaben: https://hackaday.io/project/162998-the-rise-and-fall-of-pulses Ansonsten Leo bodnar pulser...
Egon D. schrieb: > Kürzer an den TO: "Schildere das EIGENTLICHE Problem -- und > nicht Deine vermeintliche Lösung!" Fast wie immer!!! Und wenn der TO kein Elektroniker ist - wie er selbst sagt - dann ist die Anfrage bestenfalls "hirnig"...wahrscheinlich eher Troll! Gruß Rainer
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.