1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
10 | |
11 | |
12 | |
13 | |
14 | |
15 | |
16 | |
17 | |
18 | |
19 | |
20 | |
21 | |
22 | |
23 | |
24 | |
25 | |
26 | |
27 | |
28 | |
29 | |
30 | |
31 | |
32 | |
33 | |
34 | |
35 | |
36 | |
37 | |
38 | |
39 | |
40 | |
41 | |
42 | |
43 | |
44 | |
45 | |
Sobald RXEN2 und/oder TXEN2 gesetzt werden, ist OC2A tot. OC2B läuft weiter, UART funktioniert auch. Das einzige, was mir sinnvoll erscheint ist das XCK2-bit, aber: – XCK2: USART2 External clock. The Data Direction Register (DDRD7) controls whether theclock is output (DDRD7 set “1”) or input (DDRD7 cleared). The XCK2 pin is active only when the USART2 operates in Synchronous mode. Überseh ich was (nehme ich an) oder ist da ein Fehler im Chip?

