Hallo, leider habe ich beim Durchforsten von Datenblättern wie dem SN74AHC02 (NOR-Gatter) nie eine Angabe zum Eingangswiderstand gefunden. Ich arbeite zur Zeit an einem kleinen Umrichter für ein Modellauto, daher werde ich eine ziemlich verseuchte Umgebung haben. Jetzt stellt sich mir natürlich die Frage, ob bei CMOS-Logikgattern Pulldown-Widerstände an den Eingangspins erforderlich oder zu empfehlen sind oder nicht? Wie ist denn eure Einschätzung dazu? Schließlich treibt das die Anzahl der Bauelemente ja nochmal nach oben. Viele Grüße Tom
https://e2e.ti.com/support/logic/f/151/t/873280 Bei CMOS-Eingängen ist der Eingangswiderstand ungefähr unendlich, also ist ein zusätzlicher Widerstand zwecklos.
Die CD40xx Reihe hat so um die 10M Ohm Eingangswiderstand. Die 74HCxxx Reihe dürfte ähnlich sein, oder sogar etwas weniger hochohmig.
Tom W. schrieb: > Wie ist denn eure Einschätzung dazu? Was meinst du, was bei CMOS die Isolation zwischen Gate und Kanal für den Eingangswiderstand bedeutet. Im Datenblatt findest du die Angabe zum Eingangsstrom I_I (1µA bei V_I= 5.5V oder GND). Daraus kannst du dir eine Widerstand ausrechnen.
Elektrofurz schrieb: > Die 74HCxxx > Reihe dürfte ähnlich sein, oder sogar etwas weniger hochohmig. Es geht hier um SN74HCxxx ...
Wolfgang schrieb: > Es geht hier um SN74HCxxx ... Gut. Da der Eingang aber irgendwo angeschlossen sein wird, ist der niedrige Innenwiderstand der vorgeschalteten Stufe gleichzeitig der Eingangswiderstand.
Clemens L. schrieb: > Bei CMOS-Eingängen ist der Eingangswiderstand ungefähr unendlich Aber nur bei DC. Im Schaltmoment nicht mehr wirklich, da muss schon einiges an Kapazität umgeladen werden so das bei höheren Frequenzen schon einiges an Strom fließen kann. Das ist aber für die frage nach pull down/pull up unerheblich. Da kommt es drauf an wo der Eingang herkommt. Bei diesen ICs (egal ob LS, HC, AHC oder was auch immer) sollte niemals ein Eingang "offen" herumstehen (floaten). Wenn dein Ausgang der den Eingang ansteuert z.B. "open colektor" ist musst du pull up verwenden weil sonst bei einem high der Eingang offen wäre. µC können bis sie vollständig gestartet sind auch für offene Eingange an ICs sorgen mit lustigen Effekten je nachdem was da so dran hängt. Und unbenutzte Eingänge müssen immer auf einen definierten Pegel gelegt werden.
Tom W. schrieb: > Jetzt stellt sich mir natürlich die Frage, ob bei CMOS-Logikgattern > Pulldown-Widerstände an den Eingangspins erforderlich sind? Nur bei unbenutzten (offenen) Eingängen.
Irgend W. schrieb: > Das ist aber für die frage nach pull down/pull up unerheblich. Das kann man so nicht sagen. Wenn die Kapazität über einen Pull-Up umgeladen werden muss, weil der Treiber bspw. ein Open-Drain ist, bestimmt der Pull-Up die Flankensteilheit für die steigende Flanke und damit die Grenzfrequenz, bis zu der das noch funktioniert. (z.B. I2C)
Tom W. schrieb: > leider habe ich beim Durchforsten von Datenblättern wie dem SN74AHC02 > (NOR-Gatter) nie eine Angabe zum Eingangswiderstand gefunden. Wie Vorposter bereits sagten, ist der Eingangswiderstand praktisch unendlich. Aber: > Jetzt stellt sich mir natürlich die Frage, ob bei CMOS-Logikgattern > Pulldown-Widerstände an den Eingangspins erforderlich oder zu empfehlen > sind oder nicht? Das hat damit nun wirklich nichts zu tun. CMOS-Eingänge dürfen nie unbeschaltet sein (aka "offen" aka "floatend"). Wenn die äußere Beschaltung unter allen Umständen einen sauberen Logikpegel sicherstellt; bzw. bei Schmitt-Trigger Eingängen eine definierte Spannung irgendwo zwischen GND und Vcc, dann braucht man keinen Pullup- oder Pulldown. Aber da wir deine Schaltung nicht kennen, können wir dazu nichts sagen. Gib mehr Details her und du kriegst bessere Antworten. Elektrofurz schrieb: > Die CD40xx Reihe hat so um die 10M Ohm Eingangswiderstand. Da fehlt ungefähr Faktor 1000. Unter normalen Bedingungen (Raumtemperatur etc.) sind es eher 10GΩ. > Die 74HCxxx > Reihe dürfte ähnlich sein, oder sogar etwas weniger hochohmig. Schwachsinn hoch zwei! Man könnte auch sagen: dein Nick ist äußerst passend gewählt. Deine zerebralen Flatulenzen solltest du dennoch besser für dich behalten.
Hallo, vielen Dank für eure Antworten. mein kleiner Umrichter schafft etwa 1kW bei 24 V. Unbeschaltete Eingänge gibt es bei mir zum Glück keine. Ich nutze die Logikgatter eigentlich nur zur Verriegelung und zum Speichern, wenn beispielsweise der Kurzschlussschutz ausgelöst hat. Mir gehts eigentlich hauptsächlich um die Störempfindlichkeit. Gigantischer Eingangswiderstand bedeutet ja auch, dass jeder kleine, durch eine Einkoppelung ausgelöster, Strom den Eingang hochziehen kann. Daher dachte ich mir, dass Pulldowns direkt an den Eingängen notwendig sein könnten, damit da immerhin schon mal ein kleiner Strom fließt. Da es aber mein erster Umrichter ist und ich keine Erfahrung mit solchen Umgebungen habe, dachte ich, dass ich euch mal besser Frage, wie stabil die Logikgatter wirklich sind. Grüße Tom
Tom W. schrieb: > Gigantischer Eingangswiderstand bedeutet ja auch, dass jeder kleine, > durch eine Einkoppelung ausgelöster, Strom den Eingang hochziehen kann. Aber der Eingang hängt an einer Schaltung mit einem kleineren Ausgangswiderstand. Wenn das z.B. ein Logikgatter mit 30 Ω ist, dann hat ein Störstrom trotzdem keine Chance. Ein Pulldown wäre nur dann sinnvoll, wenn er den Gesamtwiderstand merklich verkleinert.
Tom W. schrieb: > mein kleiner Umrichter schafft etwa 1kW bei 24 V. Tom W. schrieb: > Da es aber mein erster Umrichter ist Wow! Als blutiger Anfänger würde ich nicht unter 100kW anfangen. Und die Leistungs-FETs im 1000-er Pack bestellen und den Feuerlöscher immer griffbereit halten.
Peter D. schrieb: > Wow! > Als blutiger Anfänger würde ich nicht unter 100kW anfangen. > Und die Leistungs-FETs im 1000-er Pack bestellen und den Feuerlöscher > immer griffbereit halten. Genau deshalb habe ich mir überhaupt überlegt das zu erwähnen. Ich hab schon DC/DC-Wandler selber gebaut, zwar bei kleinerem Strom aber es ist nicht die erste Platine, die ich layoute. Ich hab wie bei den DC/DC-Wandlern die Schaltverluste vom Transistor und der Bodydiode und die Durchlassverluste anhand der Kennlinien im Datenblatt berechnet und auch auf Rippleströme bei den Kondensatoren, etc geachtet. Kleine Stromschleifen und so weiter. Funktioniert haben die Teile jedenfalls. Ich hab allerdings noch nie was mit Logikgattern gebaut. Clemens L. schrieb: > Aber der Eingang hängt an einer Schaltung mit einem kleineren > Ausgangswiderstand. Wenn das z.B. ein Logikgatter mit 30 Ω ist, dann hat > ein Störstrom trotzdem keine Chance. Eine kleine Frage habe ich noch: Du hast recht, der Ausgangswiderstand von den Buffern, die ich drinnen habe, ist relativ klein. Aber, wenn ich in den Eingang vom Logikgatter keinen Strom reinbekomme, wie hilft mir der kleine Ausgangswiderstand? Es fließt ja trotzdem kein Strom. Grüße Tom
Axel S. schrieb: > Elektrofurz schrieb: >> Die CD40xx Reihe hat so um die 10M Ohm Eingangswiderstand. > > Da fehlt ungefähr Faktor 1000. Unter normalen Bedingungen > (Raumtemperatur etc.) sind es eher 10GΩ. Im wesentlichen ist der Leckstrom der Eingangsschutzdioden relevant.
Tom W. schrieb: > Aber, wenn ich in den Eingang vom Logikgatter keinen Strom reinbekomme, > wie hilft mir der kleine Ausgangswiderstand? > Es fließt ja trotzdem kein Strom. Der fließt dann eben durch den Ausgangswiderstand - ist ja eine einzige Stromschleife in die die Störsignale eingkoppelt werden. Das funktioniert aber wegen der unvermeidlichen Leitungsinduktivität nur auf kurze Enfernungen (am PCB). Bei Anbindung externer Signale macht es Sinn, den Eingang niederohmiger auszulegen und eventuell auch mit einer passenden Schutzschaltung zu versehen.
Tom W. schrieb: > Aber, wenn ich in den Eingang vom Logikgatter keinen Strom reinbekomme, > wie hilft mir der kleine Ausgangswiderstand? > Es fließt ja trotzdem kein Strom. Eingekoppelte Störungen werden von einer niedrigen Quellimpedanz stark belastet. Das funktioniert allerdings nicht mehr gut bei langen Leitungen am anderen Ende, weil durch die Induktivität der Leitung für HF-Störungen eine zusätzliche Impedanz hinzukommt. Tom W. schrieb: > Jetzt stellt sich mir natürlich die Frage, ob bei CMOS-Logikgattern > Pulldown-Widerstände an den Eingangspins erforderlich oder zu empfehlen > sind oder nicht? Üblicherweise sind sie nicht erforderlich. Aber bei der langen Leitung kann es sinnvoll sein, einen einzubauen. Das Gatter kann sicherlich wenige 100Ω an der Stelle treiben und so hast du eine Belastung der eingekoppelten Störung beidseitig. Also: mach einen Versuch. Warum hast du eine AHC verwendet? Das ist eine besonders schnelle Technologie, die damit auch leichter auf HF-Störungen reagiert. Geht nicht auch ein HC oder muss deine Schaltung zig MBit/s verarbeiten können?
Tom W. schrieb: > mein kleiner Umrichter schafft etwa 1kW bei 24 V. > > Unbeschaltete Eingänge gibt es bei mir zum Glück keine. > Ich nutze die Logikgatter eigentlich nur zur Verriegelung und zum > Speichern, wenn beispielsweise der Kurzschlussschutz ausgelöst hat. Wenn die Eingänge beschaltet sind, wie denn dann? Zeig die Schaltung. > Mir gehts eigentlich hauptsächlich um die Störempfindlichkeit. > Gigantischer Eingangswiderstand bedeutet ja auch, dass jeder kleine, > durch eine Einkoppelung ausgelöster, Strom den Eingang hochziehen kann. Nein, das bedeutet es nicht. Denn wenn der CMOS-Eingang beschaltet ist, dann bestimmt sich die effektive Impedanz vom Eingang nach GND aus der Parallelschaltung des Gatter-Eingangswiderstands und eben der externen Beschaltung. Bzw. weil der Gatter-Eingangswiderstand praktisch unendlich groß ist, allein aus der externen Beschaltung. Es ist ganz allein deine Beschaltung der Logik-Eingänge, die das Impedanzniveau und damit die Störsicherheit bestimmt. Und ja, in einer Umgebung, wo hohe Spannungen und/oder Ströme geschaltet werden, würde man das niederohmiger machen wollen als anderswo. > Da es aber mein erster Umrichter ist und ich keine Erfahrung mit solchen > Umgebungen habe, dachte ich, dass ich euch mal besser Frage, wie stabil > die Logikgatter wirklich sind. Tja. Angesichts deiner Fragen ist "keine Erfahrung" nicht übertrieben. Bist du sicher, du solltest mit 1kW Leistung hantieren?
In gestörten Umgebungen setze ich gerne einen Widerstand 1..10k direkt vor den CMOS-Eingang. Der bildet mit der Pinkapaziät einen Tiefpaß. Direkt, damit die Antenne möglichst klein ist.
Peter D. schrieb: > In gestörten Umgebungen setze ich gerne einen Widerstand 1..10k direkt > vor den CMOS-Eingang. Der bildet mit der Pinkapaziät einen Tiefpaß. > Direkt, damit die Antenne möglichst klein ist. Ja, aber auch eine Last noch vor deinem TP, mit wenigen kΩ, reduziert die Empfindlichkeit zusätzlich. Einkopplungen des Störers sind kapazitive bzw. induktive schwache Kopplungen. Und der TO sollte auch eine langsamere Technologie verwenden, kein AHC - hab ich schon mal erwähnt!
HildeK schrieb: > Und der TO sollte auch eine langsamere Technologie verwenden, kein AHC - > hab ich schon mal erwähnt! Gerade für Anfänger sind m.E. 4000-er-ICs gut geeignet. Insbesondere wenn man eine etwas höhere Betriebsspannung von z.B. 15V verwendet. Deren geringere Geschwindigkeit ist für die meisten Anwendungen trotzdem gut geeignet und bezüglich der Störunempfindlichkeit eher ein Vorteil.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.