QUAD-SPI ARTY7 Developmentboard

[Erik M. (delay_lama)]

Guten Morgen,

ich bin gerade dabei, ein Design auf dem Arty 7 Development Board zu 
entwicklen. Ich arbeite mit VIVADO.
https://store.digilentinc.com/arty-a7-artix-7-fpga-development-board-for-makers-and-hobbyists/

Leider bruche ich nun etwas mehr Platz um Daten zu speichern und möchte 
dazu per Quad-SPI auf den SPI Flash Memory zugreifen. Das Protokoll 
selbst ist jetzt nicht so kompliziert. Zum testen wollte ich jetzt 
erstmal ein kleines Design zum auslesen entwerfen.

Im Constraint File habe ich mich an dem Shematic des Boards orientiert 
und ein Devault File verwendet.
https://reference.digilentinc.com/_media/reference/programmable-logic/arty-a7/arty_a7_sch.pdf

## Quad SPI Flash
 L13   = qspi_cs (ChipSelect)
 K17   = qspi_dq[0]
 K18   = qspi_dq[1]
 L14   = qspi_dq[2]
 M14   = qspi_dq[3]

 L16   = qspi_sclk

Den Port L16 hab ich selbst geschrieben, da er nicht im Default File 
vorhanden war, ich aber (zumindes so wie ich das verstanden habe) einen 
SPI_CLK anschluss brauche und keinen anderen im Shematic gefunden habe. 
Vielleicht ist das auch der Falsche Port?

Auf Seite 6 des Shematics st der Quad-SPI Block beschrieben. Was ich 
nicht verstanden habe ist der Kommentar zwischen den beiden 
Specherblöcken auf der rechten Seite [Load either the MLP8 or theSOIC16 
package, not both.] weiß da jemand was damit gemeint ist?

Hat jemand Erfahrung mit dem Board und Quad-SPI oder hat das selbst 
schon ein mal ausprobiert? Ich weiß grade nicht mehr weiter.



Und, ich weiß nicht ob es da einen Zusammenhang gibt, seit kurzem habe 
ich das Problem, dass ich die erzeugten .bit Datein nicht mehr auf den 
FPGA flashen kann. Es kommt eine Fehlermeldung, die sagt, dass die Datei 
mit dem Chip inkompatibel sei.


Ich hoffe ihr könnt mir helfen, da ich gerade echt auf dem Schlauch 
stehe.


Mit freundlichem Gruß
    Delay Lama

[Gustl B. (-gb-)]

Erik M. schrieb:
> Und, ich weiß nicht ob es da einen Zusammenhang gibt, seit kurzem habe
> ich das Problem, dass ich die erzeugten .bit Datein nicht mehr auf den
> FPGA flashen kann. Es kommt eine Fehlermeldung, die sagt, dass die Datei
> mit dem Chip inkompatibel sei.

Eigentlich hat das keinen Zusammenhang.

Erik M. schrieb:
> ich bin gerade dabei, ein Design auf dem Arty 7 Development Board zu
> entwicklen. Ich arbeite mit VIVADO.

Wir haben hier ein VHDL/FPGA Unterforum.

Erik M. schrieb:
> Leider bruche ich nun etwas mehr Platz um Daten zu speichern und möchte
> dazu per Quad-SPI auf den SPI Flash Memory zugreifen. Das Protokoll
> selbst ist jetzt nicht so kompliziert. Zum testen wollte ich jetzt
> erstmal ein kleines Design zum auslesen entwerfen.

Ja, kann man machen. Aber vor der Hardware sollte die Simulation kommen. 
Also schreibe dein VHDL und beobachte ob das Timing in der Simulation 
passt.

Hier https://www.cypress.com/file/448601/download ist das Datenblatt. 
Dort stehen alle Timings drinnen und auch was du alles an den IC 
übertragen musst, damit der das macht was du willst.

Aber das musst du alles nicht selber machen, wenn du eine CPU im System 
hast, kannst du einfach das Xilinx QSPI IP an das AXI anschließen und 
mit Software bedienen.

Erik M. schrieb:
> [Load either the MLP8 or theSOIC16
> package, not both.]

Das bedeutet, dass nur einer der Footprints bestückt werden darf. Aber 
das betrifft dich nicht.