Ich habe einen Logic-Level NMOS, bei dem ich dv/dt im Datenblatt nicht finden kann. Deshalb frage ich mal hier, ob ich einen Denkfehler habe. Datenblatt ist angehängt. Gate ist mit Drain verbunden. Jetzt nehme ich ein Netzteil, stelle 20V, 1A ein und schliesse Plus an Drain an und Minus an Source. Kurz: Source hat jetzt theoretisch(!) -20V und damit ist Vgs theoretisch(!) 20V. In Wirklichkeit steigt Vgs natürlich erstmal an und dadurch öffnet sich der FET und es fliesst ein Strom. Die Strombegrenzung des Netzteils greift ein und die Spannung sinkt. Das ganze passiert binnen ns. Meine Frage ist, ob das nicht dazu führt, dass der FET kaputt geht. Öffnet sich der FET schnell genug? Oder liegen da für einige ns wirklich -20V an Vgs an, die dann das Gate irgendwann sprengen könnten? Ich weiss nicht, wie ich sowas als Schaltplan zeichnen soll. Ich habe ja nur einen FET. Falls jemand fragt, warum ich das mache: Es ist ein isoliertes Problem einer grossen Schaltung, in der sowas passieren kann, weil ein Stromfluss in beide Richtungen möglich ist.
Hallo, das Gate hat eine nennenswerte Kapazität. Diese muß erst aufgeladen werden und etwa genauso schnell reagiert der Kanal auf die Änderung der Spannung am Gate, bis es zum Gleichgewicht kommt. mfG
Jan schrieb: > Kurz: Source hat jetzt theoretisch(!) -20V und damit ist Vgs > theoretisch(!) 20V Nein. Da Gate laut deiner Beschreibunv nifgends angeschlossen ist, floatet das Gate, kann theoretisch +1000V habdn, natürlich ist der MOSFET daraufhin kaputt. Und ob ein Netzteil mit dem Strom schnell genug runter geht ist auch zweifelhaft, oft genug wird erwähnt dsss Labornetzteile schnell regeln und kleine Ausgangskondensatoren haben sollen oft genug hört man darauf die Antwort, das würde nicht interessieren und wären nur konstruierte Beispiele die in der Praxis nicht vorkommen würden.
MaWin schrieb: > Da Gate laut deiner Beschreibunv nifgends angeschlossen ist, Doch. Gate ist an Plus angeschlossen. Es geht also nix sofort kaputt. Aber die Strombegrenzung zieht auch die Spannung am Gate runter, so dass sich der MOS auf einen Zwischenwert einpendelt, dann wird er warm und geht anschliessend je nach eingestellter Strombegrenzung evtl. doch kaputt.
Mach einen Serienwiderstand vors Gate. Dann reicht die Gatekapazität für ein Delay locker aus. Wenn du ganz sicher sein willst, dann spendiere noch ein 10V Z-Diode. Das dürfte eher das Problem sein: Stromberg B. schrieb: > dann wird er warm und > geht anschliessend je nach eingestellter Strombegrenzung evtl. doch > kaputt.
Jan schrieb: > Öffnet sich der FET schnell genug? Ja, aber: Ist die Strombegrenzung im NT schnell genug?
Angehängte Dateien:
So bekommst Du das Teil sicherlich thermisch kaputt. Nimm die Kennlinie I_DS über U_GS und plotte dazu den Graphen I_DS*U_GS aus Figure 8. Der Mosfet wird sich so einstellen, dass U_GS=U_DS einstellen wird. Für diesen Linearbetrieb ist das Bauteil eigentlich nicht vorgesehen. Nach Figure 3 wäre bei 10V und 10A nach 100ms schon Schluss für das Teil.
Dieter schrieb: > Nach Figure 3 wäre bei 10V und 10A nach 100ms schon Schluss für das > Teil. Bist ein Held, ein Superheld!!!!
Jan schrieb: > Ich habe einen Logic-Level NMOS, bei dem ich dv/dt im Datenblatt nicht > finden kann. Warum sollte deiner Meinung nach ein solcher Wert im Datenblatt stehen? Und für welche zwei Anschlusse eigentlich? > Gate ist mit Drain verbunden. > Jetzt nehme ich ein Netzteil, stelle 20V, 1A ein und schliesse Plus an > Drain an und Minus an Source. Kurz: Source hat jetzt theoretisch(!) -20V Wieso hat Drain -20V? Am MOSFET beziehen sich alle Spannung üblicherweise auf Source. Also hat Source 0V und Drain (und weil verbunden: auch Gate) kann im Prinzip für einen Moment auf +20V liegen. Zumindest so lange, bis der MOSFET die ausgangskapazität des Netzteils entladen hat und die Strombegrenzung bei 1A greift. > In Wirklichkeit steigt Vgs > natürlich erstmal an und dadurch öffnet sich der FET und es fliesst ein > Strom. Die Strombegrenzung des Netzteils greift ein und die Spannung > sinkt. Das ganze passiert binnen ns. Eher µs bis ms. Wie groß ist die Ausgangskapzität deines Netzteils? Wie schnell reagiert die Strombegrenzung? > Meine Frage ist, ob das nicht dazu führt, dass der FET kaputt geht. Warum sollte er deiner Meinung nach kaputt gehen? > Öffnet sich der FET schnell genug? Oder liegen da für einige ns wirklich > -20V an Vgs an, die dann das Gate irgendwann sprengen könnten? Wegen zu hoher U_gs? Weil er laut Datenblatt maximal ±15V (gepulst) verträgt? Eher nicht. 20V dürften noch im Sicherheitsbereich liegen. Am wahrscheinlichsten ist, daß du mit diesem test den MOSFET thermisch zerlegst. U_gs_th ist typisch 1.7V (für I_d=1mA). Damit die eingestellten 1A fließen können, wird der MOSFET über den Daumen vielleicht 2V Gatespannung brauchen. Weil Gate und Drain verbunden sind, fallen besagte 2V auch zwischen Drain und Source an und der MOSFET verheizt 2W. Nackt in der Luft hängend verträgt er das nur sehr kurz. > Ich weiss nicht, wie ich sowas als Schaltplan zeichnen soll. > Ich habe ja nur einen FET. Das ergibt keinen Sinn. Natürlich könntest du besagte Testschaltung als Schaltplan aufzeichnen. > Falls jemand fragt, warum ich das mache: Es ist ein isoliertes Problem > einer grossen Schaltung, in der sowas passieren kann, weil ein > Stromfluss in beide Richtungen möglich ist. Das ergibt auch keinen Sinn. Erklär halt dein richtiges Problem. Wenn du Bedenken hast, daß U_gs zu groß werden könnte: zwei Z-Dioden antiseriell zwischen Gate und Source und dazu noch ein Widerstand in der Zuleitung zum Gate. Und fertig die Laube!
Dieter schrieb: > So bekommst Du das Teil sicherlich thermisch kaputt. Nimm die Kennlinie > I_DS über U_GS und plotte dazu den Graphen I_DS*U_GS aus Figure 8. Der > Mosfet wird sich so einstellen, dass U_GS=U_DS einstellen wird. Für > diesen Linearbetrieb ist das Bauteil eigentlich nicht vorgesehen. Nach > Figure 3 wäre bei 10V und 10A nach 100ms schon Schluss für das Teil. Albern. Nach Figure 8 braucht dieser MOSFET keine 2.5V für 10A. Das liegt sehr deutlich im DC-Bereich des SOA Diagramms. Darüber hinaus bräuchte deine Testschaltung dafür 100V über R27. An dem dann 1000W verheizt würden. Albern eben.
Der R27, Shunt zur Strommessung, hat hier natuerlich keinen passenden Wert fuer hohe Stroeme. Das ist nur das Prinzipschaltbild zu dem was der TO anfuehrte. Nach Figure 6 fliessen bei 2.8V hier 150A, dh 420W. Fuer 2.5V muss man interpolieren, ca. 50A, dh. 125W.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.