SoC Opensource-Synthese

[Martin S. (strubi)]

Moin,

um die alten Threads nicht vorzuholen 
(Beitrag "FPGA's programmieren mittels open source software"), hier ein Follow-Up:

GHDL-Opensource-Synthese via yosys schafft jetzt auch die groesseren 
Projekte (per Verilog lief das ja schon ganz ordentlich).

Dementsprechend habe ich mal einen neuen Docker-Container gepusht, mit 
dem relativ frickelfrei (fuer Linux-User oder in der Cloud) ein paar 
Minimal-SoCs fuer ECP5-Plattformen gebaut werden koennen.
Die Toolchain optimiert zwar per default nicht so gut wie Diamond, ist 
aber rasend schnell und die Resultate stimmen groesstenteils.

Bisher habe ich das ECP5 Versa kit und das EVDK getestet, vielleicht 
kommt mal noch ein Community-Board (ulx3s oder so) dazu.

Anleitung hier (nur englisch, I'm afraid):
https://section5.ch/index.php/2020/02/17/masocist-support-of-opensource-synthesis-for-ecp5/

Bitte aber erst mal nur fuer akademische Zwecke verwenden :-)

[Vancouver (Gast)]

Kewl. YoSys steht bei mir auch noch auf der Agenda, hauptsächlich wegen 
der formalen Verifikation. Ich habe die Sachen mal installiert vor 
einiger Zeit und die Demos laufen lassen, aber zu mehr bin ich noch 
nicht gekommen. Sieht aber vielversprechend aus, auch wenn der Umfang 
(noch) nicht an kommerzielle Formal-Tools heranreicht.