mikrocontroller.net

Forum: FPGA, VHDL & Co. FPGA aus Köln - GateMate


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Gustl B. (-gb-)


Bewertung
4 lesenswert
nicht lesenswert

von Nun. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Vermute mal die wollen sich neu ausrichten und weg von "nur ISDN Chips".


Zum FPGA:
Keine DSP Slices sondern mehr Mult über die Logikzellen verteilt.
Interessant.
Da müsste man mal Performance Vergleiche machen.
Leider nur bis 2.5V I/Os, sonst schauts brauchbar aus.


"lowest  cost  in  industry"
wäre da noch zu beweisen.

von Martin G. (martin_g697)


Bewertung
1 lesenswert
nicht lesenswert
Langzeitverfügbarkeit?

von Gerd E. (robberknight)


Bewertung
0 lesenswert
nicht lesenswert
Nun. schrieb:
> Vermute mal die wollen sich neu ausrichten und weg von "nur ISDN Chips".

Müssen sie ganz fix wenn sie überleben wollen, der ISDN-Markt ist doch 
nur noch Erhalten/Anbinden von Altgeräten. Neu designte TK-Anlagen 
brauchen das nicht mehr.

> Leider nur bis 2.5V I/Os

Das ist allerdings ziemlich unpraktisch, auch wenn vieles schon mit 1.8V 
läuft, braucht man in der Praxis an vielen Stellen noch 3.3V. Wenn man 
wieder Pegelwandler braucht, bleiben vom kompakten Layout mit BGA nur 
die Nachteile.

Was ich noch nicht so ganz verstanden habe ist die Design Software. Sehe 
ich das richtig dass die sich vorstellen, dass man auch für 
Neuentwicklungen für deren FPGAs eine Konkurrenz-Software wie Vivado 
oder Diamond verwenden soll und den Output davon dann mit deren GateMate 
auf deren FPGA konvertieren soll?

Für Umsteiger und das Konvertieren bestehender Designs mag das 
funktionieren, aber für Neuentwicklungen scheint mir das arg 
umständlich.

Warum tun die sich das an und setzen nicht von Anfang an z.B. auf yosys 
und nextpnr, meinetwegen noch mit ner GUI von denen drübergestülpt?

von FPGAzumSpass (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hier noch was zum internen Aufbau:

https://www.ims.uni-hannover.de/fileadmin/IMS/images/IMS-Aktivitaeten/Tensilica_Day/2019/td19_colognechip.pdf


Sieht doch ganz interessant aus, zudem Design und Fertigung in 
Deutschland.
Vielleicht klappt es ja nochmal das wir ein bischen Technik hier bei uns 
haben und halten können.

Leider ist das noch alles sehr früh und neu, das Evalboard nicht 
verfügbar.

von Lothar M. (lkmiller) (Moderator) Benutzerseite


Bewertung
3 lesenswert
nicht lesenswert
FPGAzumSpass schrieb:
> Sieht doch ganz interessant aus
Hört sich für mich ein wenig nach SpinOff, StartUp und Forschungsgelder 
an.
https://www.eenewsanalog.com/news/low-cost-european-fpga-launched-ipcei-support#
https://www.bmwi.de/Redaktion/DE/Pressemitteilungen/2019/20190517-altmaier-eine-milliarde-fuer-die-schluesseltechnologie-mikroelektronik.html

Und wenn man mal nach den Namen des Board of Directors googelt, dann 
sieht das irgendwie ein wenig nach "machen wir auch" aus...
http://cit-edu.com/
https://www.gude.info/

Insofern finde ich die Frage nach der Langzeitverfügbarkeit schon 
berechtigt.

von Vancouver (Gast)


Bewertung
3 lesenswert
nicht lesenswert
Cologne Programmable Elements (CPE)... an Selbstbewusstsein mangelt es 
ihnen schon mal nicht.

Leider sagen sie nichts über die Designsoftware, außer
"Worldclass P&R-software maps and implements the design into GateMateTM 
FPGA." Was auch immer das heißen mag.

Aber schön dass mal jemand den Mut hat, sowas in Europa auf die Beine zu 
stellen, bei allem Risiko. Wenn es Trumpyboy gefällt, darf Xilinx 
irgendwann nur noch die Spartan3-Klasse nach Europa liefern. Da wirds 
Zeit, dass unsere verschnarchten short-term-fixierten Wirtschaftsdiven 
mal wach werden (und sich nicht jedesmal einnässen, wenn der DAX eine 
Delle bekommt). Wir können das, aber wir müssen es auch tun. Beim Thema 
RISCV sind wir schon weiter, da kommen ja gerade mächtig viele Steine 
ins rollen. Gefällt mir.

von Bürovorsteher (Gast)


Bewertung
1 lesenswert
nicht lesenswert
Subventionsabgreifer

von Helmut S. (helmuts)


Bewertung
0 lesenswert
nicht lesenswert
Gerd E. schrieb:
> Was ich noch nicht so ganz verstanden habe ist die Design Software. Sehe
> ich das richtig dass die sich vorstellen, dass man auch für
> Neuentwicklungen für deren FPGAs eine Konkurrenz-Software wie Vivado
> oder Diamond verwenden soll und den Output davon dann mit deren GateMate
> auf deren FPGA konvertieren soll?
>

Ich habe mir gerade den design flow auf Seite 24 angeschaut.
https://colognechip.com/docs/gatemate-ccgm1a-datasheet.pdf

Hoffentlich eckt man da nicht bei den FPGA-Herstellern an, wenn man 
deren Tools verwendet um den SDF-File zu generieren und zu simulieren 
und dann zu deren Tool GateMate abbiegt oder kann man das Drumherum auch 
mit herstellerunabgängigen Tools erschlagen (Mentor HDL-Designer, ???) 
die aber sicher sehr teuer sind?

: Bearbeitet durch User
von Martin S. (strubi)


Bewertung
0 lesenswert
nicht lesenswert
Gerd E. schrieb:
> Für Umsteiger und das Konvertieren bestehender Designs mag das
> funktionieren, aber für Neuentwicklungen scheint mir das arg
> umständlich.
>
> Warum tun die sich das an und setzen nicht von Anfang an z.B. auf yosys
> und nextpnr, meinetwegen noch mit ner GUI von denen drübergestülpt?

Die Software war schon immer bisschen die Schwaeche bei den div. 
FPGA-Toolchains. Gerade bei Xilinx galt schon immer der Spruch: 
Schuster, bleib' bei deinen Leichen (und ueberlass andern die Software).

Da wuerde ich es auch begruessen, wenn ein bisschen Schotter fuer 
yosys-Adaption freigemacht wuerde - plus etwas aufgebrachten Mut zu 
OpenSource.

Ansonsten sieht das Ding nach etwas viel 'network on a chip' aus, aber 
irgendwann muss man ja mal einfach anfangen. Das finde ich ansich 
prinzipiell gut, und wenn die Specs stimmen, kann man damit sicher ein 
paar Innovationen schaukeln.

Um sich naeher mit dem Ding beschaeftigen zu wollen, muesste allerdings 
noch etwas Fleisch an den Knochen:
- Simulationsfiles, Primitivenbeschreibung
- konkrete Beschreibung des Workflows

Vermutlich ist das alles noch nicht so ganz fertiggeboren..

von Nun. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Martin S. schrieb:
> plus etwas aufgebrachten Mut zu
> OpenSource.

Ich würde sogar behaupten, dass das die beste Chance wäre um damit 
irgendwie erfolgreich zu werden.
Zumindest mal den Bitstream offen legen, dann könnten sich 
möglicherweise ein paar mehr Leute dafür interessieren...

von Watten (Gast)


Bewertung
-6 lesenswert
nicht lesenswert
FPGA aus D-Land? MegaLOL. Ist nur ein Subvenstionschip.

von Logoa (Gast)


Bewertung
1 lesenswert
nicht lesenswert
Wieso sollte ein FPGA Chip aus Deutschland nicht möglich sein?

Wichtig ist doch dass man sich als Unternehmer von nationalistischen 
Ideen löst. Das heißt die Chpifertigung muss gar nicht in Deutschland 
stattfinden. Amerikanische Unternehmen lassen auch gerne in Asien 
produzieren. Man sollte das tun was jetzt gerade am sinnvollsten ist.

Wieso sollte man es sich vor allem am Anfang unnötig schwer machen oder 
das Produkt unnötig teuer?
Wenn man mal ein großer Name wird, kann man immer noch nationale 
Interessen fördern und bedeutende Standorte hier errichten.

Man wird doch wohl in Deutschland mit einigen zehn Millionen Euro ein 
vernünftiges Team aufstellen dass solche Chips designen kann. Und noch 
eine weitere Gruppe für die Software.

Was ist los mit euch? :D

Viele fordern oft eine Lösung auf der EU Ebene. Die EU solle durch ihre 
Größe und Kapazität doch bitte eine Lösung schaffen für üblichen 
Defizite in der IT und Elektronik.
Wisst ihr was das im Grunde ist? Der Versuch einen Mangel an Willen 
durch Kooperation zu kompensieren. So wie es in der EU oft passiert und 
zu unbefriedigenden Ergebnissen führt.
Kooperation gegen mangelnde Willensstärke einzelner Akteure ist nicht 
besonders fruchtbar.

Watten schrieb:
> FPGA aus D-Land? MegaLOL. Ist nur ein Subvenstionschip.

Was wäre die Steigerung von MegaLOL? SuperMegaLOL? Muss mal die Kinder 
fragen :D

von Watten (Gast)


Bewertung
-4 lesenswert
nicht lesenswert
Logoa schrieb:

> Watten schrieb:
>> FPGA aus D-Land? MegaLOL. Ist nur ein Subvenstionschip.
>
> Was wäre die Steigerung von MegaLOL? SuperMegaLOL? Muss mal die Kinder
> fragen :D

Da du meinen kleinen Beitrag nicht verstanden hast, bleibt dir nicht 
anderes übrig. MegaLOL.

von Udo K. (udok)


Bewertung
0 lesenswert
nicht lesenswert
Der Markt ist gross, und wächst stark.
Etwas verspätet, aber könnte klappen, wenn Preis und Verfügbarkeit gut 
sind.

von Logoa (Gast)


Bewertung
-1 lesenswert
nicht lesenswert
Watten schrieb:
> Da du meinen kleinen Beitrag nicht verstanden hast, bleibt dir nicht
> anderes übrig. MegaLOL.

LOL

von Nun. (Gast)


Bewertung
-1 lesenswert
nicht lesenswert
Watten schrieb:
>> Was wäre die Steigerung von MegaLOL? SuperMegaLOL?

ROFLCopter und dann AtomROFL
Das war zumindest vor ein paar Jahren noch in Mode ;-)

von Jürgen S. (engineer) Benutzerseite


Bewertung
-1 lesenswert
nicht lesenswert
Vancouver schrieb:
> Cologne Programmable Elements (CPE)... an Selbstbewusstsein mangelt es
> ihnen schon mal nicht.

Ob denen bewusst war, woher der Name Cologne überhaupt kommt und wie 
das außerhalb des Rheinlands wirkt?

Ich würde das mal rasch umtaufen in "Comfortably Programmable Elements".

von Nun. (Gast)


Bewertung
-1 lesenswert
nicht lesenswert
Jürgen S. schrieb:
> Ob denen bewusst war, woher der Name Cologne überhaupt kommt
>


Soweit ich weiss "Colonia" / Kolonie wegen den Römern.
Ist das nun schlimm?

von Vancouver (Gast)


Bewertung
1 lesenswert
nicht lesenswert
Jürgen S. schrieb:
> Ob denen bewusst war, woher der Name Cologne überhaupt kommt und wie
> das außerhalb des Rheinlands wirkt?

Und der Deutschland-Distributor sitzt ausgerechnet in Düsseldorf... ein 
Schelm, wer Böses dabei denkt...

von Samuel C. (neoexacun)


Bewertung
-1 lesenswert
nicht lesenswert
Ich komm nicht drauf ... weder bei Cologne noch bei Düsseldorf ... mag 
das jemand aufklären?

von Nun. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Bei Köln vs. Düsseldorf kann ich helfen.
Frei nach den Toten Hosen (aus Düsseldorf) - 10 kleine Jägermeister: 
"... sieben fuhren nach Düsseldorf, einer fuhr nach Köln!"

Alte Rivalität zwischen Köln und Düsseldorf:
https://de.wikipedia.org/wiki/Rivalit%C3%A4t_zwischen_K%C3%B6ln_und_D%C3%BCsseldorf

von Vancouver (Gast)


Bewertung
-1 lesenswert
nicht lesenswert
Aber wehe es kommt jemand von außerhalb den Kölnern oder Düsseldorfern 
blöd daher. Dann halten sie zusammen wie Pech und Schwefel :-)

von Martin S. (strubi)


Bewertung
-1 lesenswert
nicht lesenswert
Jürgen S. schrieb:
> Vancouver schrieb:
>> Cologne Programmable Elements (CPE)... an Selbstbewusstsein mangelt es
>> ihnen schon mal nicht.
>
> Ob denen bewusst war, woher der Name Cologne überhaupt kommt und wie
> das außerhalb des Rheinlands wirkt?
>
> Ich würde das mal rasch umtaufen in "Comfortably Programmable Elements".

Woanders steht doch bereits: Central Programmable Element.

Logoa schrieb:
> Viele fordern oft eine Lösung auf der EU Ebene. Die EU solle durch ihre
> Größe und Kapazität doch bitte eine Lösung schaffen für üblichen
> Defizite in der IT und Elektronik.

Naja, die Belgier machen's doch vor, wie's geht. Dazu braucht man 
vermutlich keinen Oettinger, aber vielleicht ein Oettinger oder besser 
ein Hoegaarden, um kreativ zu werden.

von Logoa (Gast)


Bewertung
2 lesenswert
nicht lesenswert
Eigentlich wäre eine vollständig freie FPGA Architektur echt 
interessant. Vielleicht wird man als Unternehmen nicht mega reich davon. 
Aber man kann eine Foundation gründen und Entwickler einstellen die 
daran arbeiten und davon leben. Und der Weg wäre frei für eine 
zunehmende Unabhängigkeit von ein paar Konzernen eines Landes.

Wäre das nicht genau so eine gute Idee wie RISC-V?

von Jürgen S. (engineer) Benutzerseite


Bewertung
-1 lesenswert
nicht lesenswert
Nun. schrieb:
> Soweit ich weiss "Colonia" / Kolonie wegen den Römern.
> Ist das nun schlimm?

Wir hatten im Lateinunterricht mal einen Prof von der Uni, der 
darstellte, dass Köln zwar indirekt von Colonia kommt, die aber nicht 
auf die Kolonie, wie wir sie verstehen, zurückzuführen sein, sondern aus 
dem Griechischen Colon, dem Darm, dem Geschklängel der Füsse an denen 
sich dann die "Kolonieren" im römischen Sprachgebrauch entwickelten, was 
die Kölner angeblich nicht so gerne hören.

Im Übrigen bräuchte man für die Charakterisierung des Objektes "FPGA" 
auch ein Adjektiv, also sowas wie "Kölsch". Das wären dann die Colonial 
FPGAs.

Ich halte den Begriff aber so oder so für nicht glücklich.

Hört sich an wie Oxford Oszillator.

von Gerhard H. (ghf)


Bewertung
1 lesenswert
nicht lesenswert
Ich hatte die Hoffnung eigentlich schon aufgegeben. Das ist
einfach zwingend notwendig. Ich habe mal an einem Raumfahrt-
projekt mitgemacht, das heute noch auf seinen Flug zur ISS
wartet, und dort wurden Original-Virtexe verbaut, keine Virtex2,
keine 2E, nein! Ur-Virtexe! In keramischen 228-pin-Flatpaks.

Für flugfähige Virtex5 gab es nicht mal die Lötvorschriften,
oder die Xilinx-tools für triple module redundancy, von Chips
nicht zu reden. Das war nur das normale ITAR, noch lange vor
Trumpet. So geht Raumfahrt mit befreundeten Ländern.

Nun wartet mal, was passiert, wenn Boeing die Zehen faltet.
Bei FPGAs haben uns die Amis aber sowas von voll an den *iern.
Und das sind Produkte mit Breitenwirkung. Damit kann man
ganze Industrien treffen. 1000 verschiedene Projekte.

Immerhin ist jemand bei Siemens aufgewacht und hat Mentor
gekauft. ++

Die Chinesen fangen auch mit kleinen FPGAs an, die sind z.T.
schon bei Digikey im Programm. Ja, der Chinese ist helle.

< 
https://www.digikey.de/product-detail/de/T8F81C2/2134-T8F81C2CT-ND/10222911/?itemSeq=306476158 
>

Gruß,
Gerhard


Shameless plug: Freelancer mit umfangreicher Redundancy-Erfahrung
hätte durchaus Interesse an einer Neu-Implementierung einer
Klassenbibliothek in zeitgenössischem VHDL. Typen wie tmr_slv,
tmr_signed, Redundanz weitgehend unsichtbar unter der Haube.
No ITAR hassle or ISE 9/10   :-)

von PCB (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Gerhard H. schrieb:
> Die Chinesen fangen auch mit kleinen FPGAs an, die sind z.T.
> schon bei Digikey im Programm. Ja, der Chinese ist helle.
>
> <
> 
https://www.digikey.de/product-detail/de/T8F81C2/2134-T8F81C2CT-ND/10222911/?itemSeq=306476158
>>
>
> Gruß,
> Gerhard

Efinix scheint aber eine amerikanische Bude zu sein.

von Gerd E. (robberknight)


Bewertung
0 lesenswert
nicht lesenswert
PCB schrieb:
> Efinix scheint aber eine amerikanische Bude zu sein.

Gowin dürften die bekanntesten Chinesen mit FPGAs sein. Die gibt es 
bisher nicht so einfach bei einem Distri, sollen wohl demnächst bei 
Rutronik zu bekommen sein.

von W.S. (Gast)


Bewertung
-4 lesenswert
nicht lesenswert
Gustl B. schrieb:
> Sieht gar nicht schlecht aus.

Hmm...

noch keine Preise,
nur BGA
nur Logik
keine DSP Funktionalität (oder hab ich da was übersehen?)
immer noch externer Konfig-Speicher
Toolchain ???

sieht mir eher mittelprächtig bis altbacken aus.
Was macht man mit so einem Teil?

W.S.

von ZF (Gast)


Bewertung
2 lesenswert
nicht lesenswert

von Gustl B. (-gb-)


Bewertung
-1 lesenswert
nicht lesenswert
Jürgen S. schrieb:
> Colonial FPGAs.

German Imperial FPGA of the Kaiser!

von Nun. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
W.S. schrieb:
> keine DSP Funktionalität (oder hab ich da was übersehen?)

Nein, aber jedes CPE hat 2x2 Mul oder Add.
Bei 20480 CPE kann man damit schon bisschen was machen.
Aber nicht so schnell wie dedizierte DSP Slices.

von Martin S. (strubi)


Bewertung
0 lesenswert
nicht lesenswert
Nun. schrieb:
> W.S. schrieb:
>> keine DSP Funktionalität (oder hab ich da was übersehen?)
>
> Nein, aber jedes CPE hat 2x2 Mul oder Add.
> Bei 20480 CPE kann man damit schon bisschen was machen.
> Aber nicht so schnell wie dedizierte DSP Slices.

Ich nehmemal an, dass die sich gut kaskadieren lassen. Und spekuliere, 
dass da sicher auch ein Anspruch an elegante Implementierung von 
neuronalen Netzen im Hintergrund steht. Das koennte damit sogar besser 
gehen als mit den klassischen, meist nur auf einem 'Streifen' sitzenden 
DSP slices.
Mit yosys-basierter prozeduraler Plazierung...ach, man darf das gar 
nicht weiterdenken.

von Gerhard H. (ghf)


Bewertung
0 lesenswert
nicht lesenswert
ZF schrieb:

> Hallo Gerhard,
>
> Brave kennst Du schon?
> 
https://www.esa.int/Enabling_Support/Space_Engineering_Technology/Shaping_the_Future/High_Density_European_Rad-Hard_SRAM-Based_FPGA-_First_Validated_Prototypes_BRAVE
> Mehr technische Details:
> https://www.edn.com/brave-new-itar-ear-free-space-grade-fpgas/
> https://escies.org/download/webDocumentFile?id=67083

Oh, hochgradig interessant!
Ich habe erst mal eine Download-Session gemacht.
Mentor ist dann praktischerweise auch gleich im Boot.

Bei den tmr-Flipflops würde mich mal die Clockverteilung
im Feinen interessieren. Man macht bei diesen Redundanz-
Betrachtungen immer die Annahme, dass die Clock bei allen
Flipflops einer Gruppe immer gleichzeitig kommt, aber in
Wirklichkeit bestehen die Clock-Bäume aus 1000 Segmenten
mit eigenen Buffern die einzeln getroffen werden können.

Sowas wie gleichzeitig +- skew existiert dann gar nicht.
Und so ein SEU kann ganz schön lange dauern.

Im Datenblatt eines strahlungsgehärteten Spannungsreglers
wurde wärmstens empfohlen, den Ausgangskondensator so
groß zu machen, dass es egal ist wenn der Spannungsregler
mal für ein paar Millisekunden in den Berserker-Mode
umschaltet.



@ PCB
>  Efinix scheint aber eine amerikanische Bude zu sein.

Ja, kann sein. Ich hatte es aus irgendeinem thread wo's
hauptsaechlich um chinesische FPGAs ging und fand die Dinger
von Efinix so auf die Schnelle nicht ganz verkehrt. Könnte man
notfalls bei den Preisen noch hernehmen um das Löten von BGAs
in der vapor phase zu üben.   :-)

Gruß, Gerhard

: Bearbeitet durch User

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.