mikrocontroller.net

Forum: FPGA, VHDL & Co. Frage zu virtuellen(?) Clocksignalen


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Frage zu Clocksignalen (Gast)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Zusammen,

ich habe hier ein altes Projekt reaktivieren müssen und grundsätzlich 
funktioniert es auch.

Allerdings kommen diverse Warnings die ich gerne verstehen/beseitigen 
würde. Hab die Warnungen und ein hoffentlich repräsentatives Stück vom 
Symbolplan angehängt.

Frage 1:
Im Symbolplan sieht man z.B. den Bereich der ersten Warnung (FF INST57).

Klar das FF erzeugt quasi ein Clocksignal für den lpm_counter0. Muss der 
Fitter das Signal nun auf den Clock-Tree legen oder nicht? Und wenn ja 
wie sag ich ihm dass er das machen soll?
Eigentlich bin ich der Meinung dass es sich beim Ausgang von FF INST57 
zwar um einen Clock-Impuls handelt, der Clocktree aber nicht benötigt 
wird, da dieser Impuls ja nicht weit im FPGA geroutet werden muss. Hab 
ich das soweit richtig verstanden? Dann wäre die Frage wie ich Quartus 
dazu bringe dass er die Warnung nicht mehr wirft.

Frage 2:
"TimeQuest Timing Analyzer is analyzing 4 combinational loops as 
latches." Klingt erstmal böse.... kann ich mir im Symbolplan irgendwie 
anzeigen lassen wo die latches sind?


Besten Dank und viele Grüße,
Fabian

von Lothar M. (lkmiller) (Moderator) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Frage zu Clocksignalen schrieb:
> Eigentlich bin ich der Meinung dass es sich beim Ausgang von FF INST57
> zwar um einen Clock-Impuls handelt, der Clocktree aber nicht benötigt
> wird, da dieser Impuls ja nicht weit im FPGA geroutet werden muss. Hab
> ich das soweit richtig verstanden?
Im Prinzip ja. Allerdings ist eben der Schluss, dass "der nicht weit 
geroutet werden muss" und deshalb "nicht weit geroutet wird" ein 
Fehlschluss, solange du die Toolchain nicht anweist, genau das auch zu 
tun. Von sich selber aus tut die nämlich gar nichts, als nur das Design 
irgendwie ins FPGA zu packen. Und das gerne auch heute so und morgen 
ganz anders.

> Muss der Fitter das Signal nun auf den Clock-Tree legen
Das ist im Grunde auch nur "Sand in die Augen gestreut". Denn dieser 
"Takt" ist eben im Grunde kein Signal, das Taktqualitäten und was auf 
dem Taktnetz zu suchen hat.

> Dann wäre die Frage wie ich Quartus dazu bringe dass er die Warnung nicht
> mehr wirft.
Du musst die Warnung akzeptieren, denn die Schaltung hat ja genau dieses 
Problem. Vermutlich wurde die Warnung seinerzeit auch schon "geworfen" 
und ignoriert.

> "TimeQuest Timing Analyzer is analyzing 4 combinational loops as
> latches." Klingt erstmal böse.... kann ich mir im Symbolplan irgendwie
> anzeigen lassen wo die latches sind?
Ich würde mal den Synthese-Report genauer untersuchen. Besonders auch, 
ob irgendwas "wegoptimiert" wird, weil z.B. keine Defautlwerte angegeben 
sind und die Toolchain sich einen aussucht, der zu einem "einfacheren" 
Desgin führt.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.