Forum: FPGA, VHDL & Co. VHDL: unsigned oder signed in entity


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Jan K. (frittenfett)


Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

von verschiedenen Leuten habe ich gehört, dass man in der entity nur 
std_logic_vector verwenden soll und keine unsigned oder signed. Gibt es 
dafür einen sinnvollen Grund?

Meine Gedanke ist, dass signed oder unsigned nicht direkt auf die Pins 
des FPGAs gehen können. Ist aber nur eine Vermutung. Und das würde ja 
nur für den chip top gelten.

Hat jemand eine belastbare Quelle dazu?

Ich danke Euch.

Liebe Grüße

Jan

von FPGAzumSpass (Gast)


Bewertung
3 lesenswert
nicht lesenswert
Top Level würde ich es wegen der Tools schon machen, aber darunter kann 
man selbstverständlich auch signed, unsigned oder integer verwenden.

Im Gegenteil halte ich das in VHDL für die wesentlich bessere Variante, 
denn dann prüft das Tool was da zugewiesen wird und ein Fehler fällt 
sofort auf.
Ohne Not alles auf SLV zu casten führt dann doch nur zu falschen 
Interpretierungen.

Bei C Code käme ja auch keiner auf die Idee alle Int32 und UInt32 bei 
jedem Funktionsaufruf auf ein 4 Byte Array zu casten, damit alle 
Parameter schön gleich aussehen.

von Duke Scarring (Gast)


Bewertung
2 lesenswert
nicht lesenswert
Ich verwende in der top-entity nur std_logic und std_logic_vector.
In den inneren Blöcken alle Datentypen die sinnvoll sind 
(natural/integer, unsigned/signed, std_ulogic/std_ulogic_vector).

Es gibt Meinungen die sagen, mit std_logic und std_logic_vector könnte 
man die Blöcke einfacher austauschen und integrieren. Ich habe schon 
große Designs gesehen, wo dies gemacht wurde. Die Folge war: ein Block 
hat seine signed-Daten nach std_logic_vector gewandelt und der nächste 
Block hat sie dann als unsigned interpretiert. War nicht so prickelnd.

Duke

von Christoph Z. (christophz)


Bewertung
-1 lesenswert
nicht lesenswert
Duke Scarring schrieb:
> Es gibt Meinungen die sagen, mit std_logic und std_logic_vector könnte
> man die Blöcke einfacher austauschen und integrieren.

Dazu sollte man Interfaces definieren, die dann implementiert werden. In 
objektorientierten Sprachen nimmt man dazu Klassen oder spezielle 
Sprachkonstrukte. In C, Pascal oder VHDL nimmt man dazu Records (in C: 
Structs).

Dann klappts auch mit dem Austauschen :-)

Zur Klarstellung zur eigentlichen Frage:
Wir verwenden hier den Gaissler Stil, heisst, dass nur die Top Entity 
verwendet std_logic(_vector). Darunter werden alle Signale per Records 
verbunden und die enthalten wie bei Duke den sinnvollsten Datentyp (das 
darf neben signed z. B. auch ein Werteingeschränkter integer oder ein 
sinnvoller Record sein).

von Markus F. (mfro)


Bewertung
1 lesenswert
nicht lesenswert
VHDL-Designer scheinen irgendwie in der Masse so ungefähr die 
konservativsten Menschen auf diesem Planeten zu sein.

Während z.B. C++ - Programmierer sich auf jedes neue Sprachfeature (und 
sei es noch so ofenwarm) stürzen wie die sprichwörtliche Gans auf den 
Apfelstrunk (Gos uff' dr Äpflbutza, sagt man bei uns), scheinen die 
VHDL-Designer "neue" Sachen höchstens dann verwenden zu wollen, wenn sie 
mindestens zehn oder mehr Jahre auf dem Buckel haben, weil es könnte ja 
sein, daß das Synthesetool das Feature "noch nicht" beherrscht.

Verwende alles, was dein Werkzeug kann (durchaus auch im Toplevel) und 
für dein Design nützlich ist.

von Duke Scarring (Gast)


Bewertung
1 lesenswert
nicht lesenswert
Markus F. schrieb:
> Verwende alles, was dein Werkzeug kann
Genau daher kommt das konservative Verhalten. Es dauert doch immer ewig, 
bis die Features des Standards von den Toolherstellern umgesetzt werden.

Duke

von Jan K. (frittenfett)


Bewertung
0 lesenswert
nicht lesenswert
Vielen Dank an Euch. Das hat mir schon sehr geholfen.

von Andreas S. (Firma: Schweigstill IT) (schweigstill) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
FPGAzumSpass schrieb:
> Bei C Code käme ja auch keiner auf die Idee alle Int32 und UInt32 bei
> jedem Funktionsaufruf auf ein 4 Byte Array zu casten, damit alle
> Parameter schön gleich aussehen.

Sag niemals nie!

Solch einen Mist habe ich schon einmal in Kundencode gesehen. Eigentlich 
war es sogar noch schlimmer, d.h. in der Funktion waren alle Variable 
mittels Makro als UNSIGNED32 oder so deklariert, einschließlich Zeigern. 
Es wurde immer an Ort und Stelle gecastet und teilweise Pseudo-FORTRAN 
verwendet:
UNSIGNED32 zeiger;
UNSIGNED32 character;

character = (UNSIGNED32)((char)(*(char *)zeiger));

if (character EQU 42) goto x_42;
if (character EQU 117) goto x_117;
if (character EQU 4711) goto x_117;

switch (character) {
  case 42:
x_42:
    blabla();
    goto x_exit;
  case 117:
x_117:
    blabla();
    goto x_exit;
  case 42:
x_4711:
    blabla();
    goto x_exit;
}

x_exit:

return;

von Andreas S. (Firma: Schweigstill IT) (schweigstill) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Duke Scarring schrieb:
> Markus F. schrieb:
>> Verwende alles, was dein Werkzeug kann
> Genau daher kommt das konservative Verhalten. Es dauert doch immer ewig,
> bis die Features des Standards von den Toolherstellern umgesetzt werden.

Exakt!

Vivado war lange Zeit sogar wieder ein deutlicher Rückschritt gegenüber 
ISE in Sachen VHDL-2008-Kompatibilität. Und auch heute muss man gewaltig 
aufpassen, wenn man VHDL 2008 in eigenen IPs verwenden will.

von Markus F. (mfro)


Bewertung
0 lesenswert
nicht lesenswert
Duke Scarring schrieb:
> Genau daher kommt das konservative Verhalten. Es dauert doch immer ewig,
> bis die Features des Standards von den Toolherstellern umgesetzt werden.


Da bin ich manchmal nicht so sicher, ob das Ursache oder Wirkung ist.

Quartus unterstützt seit Jahren zwar relativ umfangreich, aber eben 
nicht komplett VHDL 2008. Trotzdem sehe ich das in öffentlich 
zugänglichem Code so gut wie nie.

von Da D. (dieter)


Bewertung
1 lesenswert
nicht lesenswert
Duke Scarring schrieb:
> Markus F. schrieb:
>> Verwende alles, was dein Werkzeug kann
> Genau daher kommt das konservative Verhalten. Es dauert doch immer ewig,
> bis die Features des Standards von den Toolherstellern umgesetzt werden.

Die Toolhersteller behaupt genau das Gegenteil. Auf Nachfrage heißt es 
immer, für die neuen Sprachstandards gibts bei den Nutzern zu wenig 
Nachfrage, um die zeitnah zu implementieren.

Seit dem frage ich immer bei jedem Treffen mit FAEs und anderen 
Kontakten zu Intel und Xilinx, wann denn der aktuelle Sprachstandard 
implementiert wird. ;-)

von Dussel (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Kann es sein, dass die Regel aus der Zeit kommt, als es für Signed und 
Unsigned nur die Synopsys-Bilbiotheken gab? Da konnte es Probleme geben, 
wenn man gemischt hat.
Heute sehe ich kein Problem damit, Signed und Unsigned aus der 
numeric_std zu verwenden.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.