Hallo zusammen, ich komme bei meiner vierlagigen Platine nicht drum herum bei ein paar 'schnellen' Signalen die Lage zu wechseln, und frage mich ob ich dadurch irgendwelche Probleme bekomme. Speziell geht es um den Anschluss eines Displays (RGB24, 10MHz, Flankensteilheit ~10ns) bei dem ausgerechnet die Clock nicht ohne weiteres ohne Lagenwechsel angeschlossen werden kann. An einer anderen Stellen der Platine habe ich ein ähnliches Problem mit einer SPI-Schnittstelle. Ich habe mir überlegt an der gleichen Stelle die VDD-Lage zu zerschneiden, um neben den Signalen auch die Referenzlage GND (in orange) zu wechseln, wie im angehängten Bild gezeigt. Leider bin ich noch sehr unerfahren (und mache mir wahrscheinlich viel zu viel Stress) und würde nur gerne sichergehen, dass sowas nicht zu EMI oder anderen Problemen führen kann die ich gerade übersehe. Wäre es besser die restlichen Signale statt der Clock auf die andere Lage zu wechseln? Schöne Grüße, grtu
Angehängte Dateien:
-
LCD_Lagenwechsel.png
120 KB
Also, ICH würde die Lagen nicht zerschneiden. 10ns entsprechen etwa einer Länge von knapp 150cm. Wenn deine Platine also nicht gerade groß wie eine Tischplatte ist und die Leiterbahnen diese komplett ausnutzen, dann bist du von ernstem Highspeeddesign noch ein gutes Stück entfernt. Ich würde, wie gesagt, keine Lagen zerschneiden. Sorge lieber dafür, daß deine Leiterbahnen an den Überkreuzungen einen rechten Winkel aufweisen, sofern da keine Cu-Lage dazwischen ist. Wenn es geht, würde ich Gnd-Pads mit zwei Vias anbinden. Und wegen den Vias brauchst du dir da auch nicht einscheißen. ;) Und spitze Winkel wie z.B. zwischen Pad "LCD_B7" und der Leiterbahn sind unschön. Das wird dein Layout zumindest in diesem Fall sicher nicht unfertigbar machen, den Ätzprozess macht es aber doch schwieriger.
A. G. schrieb: > Ich habe mir überlegt an der gleichen Stelle > die VDD-Lage zu zerschneiden, um neben den Signalen auch die > Referenzlage GND (in orange) zu wechseln, wie im angehängten Bild > gezeigt. Mach das nicht! Platziere neben dem Lagenwechsel mechanisch kleine (niedrige parasitäre Induktivität, max 1nF Kapazität) Kondensatoren zwischen GND und VCC, diese sind für den Rückstrompfad nur kleine Widerstände. Ob du VCC oder GND als Referenz für ein Signal nutzt spielt erstmal keine Rolle, solange der Rückstrom in der Nähe der Einkopplung mitkoppeln kann.
:
Bearbeitet durch User
Das Stackup ist von oben nach unten 1: Signal (Rot), 2: GND (im Bild nicht zu sehen), 3: VDD (Orange), 4: Signal (Blau). In dem Fall wechsel ich von 1 auf 4 und habe in 3 eine zusätzliche GND-Fläche gegossen. Okay, also dann besser entweder einfach die Lagen wechseln, oder vorsichtshalber noch Kondensatoren zwischen GND und VDD. Die Kondensatoren werden eventuell platztechnisch etwas knapp, da ich mir kleiner als 0603 per Hand nicht zutraue (ich habe es allerdings auch noch nicht versucht). Was wären denn die Nachteile die VDD-Fläche mit so einem Stück GND zu füllen? Vielen Dank für die Tips =)
:
Bearbeitet durch User
A. G. schrieb: > Das Stackup ist von oben nach unten > 1: Signal (Rot), > 2: GND (im Bild nicht zu sehen), > 3: VDD (Orange), > 4: Signal (Blau). > In dem Fall wechsel ich von 1 auf 4 und habe in 3 eine zusätzliche > GND-Fläche gegossen. Mit diesem nicht sonderlich guten Stackup wird man sich schwer tun eine schöne Lösung zu finden. Besser z. B. diesen Stackup verwenden: 1: Signal + VDD geroutet/geflutet 2: GND 3: GND 4: Signal + VDD geroutet/geflutet Für jeden Lagenwechsel (oder zumindest bei kritischen Signalen) direkt daneben ein GND-Via als Rückpfad für das Signal spendieren und alles sollte in Butter sein. Eine Flankensteilheit von 10ns ist jetzt auch nichts wo man sich großartige Sorgen machen muss, wenn die Leitungen nicht gerade länger als einen halben Meter sind.
:
Bearbeitet durch User
P. S. schrieb: > > Mit diesem nicht sonderlich guten Stackup wird man sich schwer tun eine > schöne Lösung zu finden. > > Besser z. B. diesen Stackup verwenden: > 1: Signal + VDD geroutet/geflutet > 2: GND > 3: GND > 4: Signal + VDD geroutet/geflutet Ich verstehe nicht ganz was der Vorteil davon ist. In meinem Stackup gibt es nur zwei Stellen an denen 'schnelle' oder regelmäßig schaltende Signale wie im Bild nicht auf dem oberen Layer aneinander vorbeikommen. Dementsprechend ist, wenn ich das wie im Bild mach, an zwei Stellen ein kleiner Teil aus dem VDD-Layer geschnitten, sonst ist er vollständig gefüllt. Wenn ich das allerdings wie in deinem Vorschlag mache, wären sie in unzählige Fragmente auf zwe Layern verteilt, die alle über VIAs miteinander verbunden werden müssen. Wäre das nicht viel schlimmer?
A. G. schrieb: > Okay, also dann besser entweder einfach die Lagen wechseln, oder > vorsichtshalber noch Kondensatoren zwischen GND und VDD Es gelten 2 Grundsätze: 1. Was die Referenzlage ist, bestimmt nicht der Wunsch des Layouters, sondern die Physik - und die Signale auf Lage 4 "sehen" VDD als Referenz. 2. Wechselt man die Lagen, ist zu prüfen, ob sich auch die Referenz ändert - (im Beispiel ja) - dann muss man unbedingt dafür sorgen, dass an dieser Stelle auch der Rückstrom die Lage wechseln kann, z.B. durch Kondensatoren zwischen GND und VCC ganz nahe beim Signal-Via. Georg
A. G. schrieb: > Wäre das nicht viel schlimmer? Den Vorschlag von P.S. würde ich auch ganz hinten einreihen. Aber genaugenommen sind alle der Lösungen hier nicht optimal. Der Rückstrom ist bei diesem Lagenaufbau (nicht impedanzdefiniert) sowieso ein Kapitel für sich. 6 Lagen wäre der Lagenaufbau der Wahl, aber das will hier wahrscheinlich keiner hören ;) Planes zerschneiden ist schlecht, Leitungen ohne Rückstrom aber auch. Und nein, VCC als Plane für den Rückstrom funktioniert nur bei einem richtigem Lagenaufbau und einer guten Stromversorgung gut. Trotzdem könnten aber tatsächlich die Lösung von Christian mit den Kondensatoren der beste Kompromiss sein. Nimm aber möglichst 0201 oder max. 0402.
Andi schrieb: > Der Rückstrom ist bei diesem Lagenaufbau (nicht impedanzdefiniert) > sowieso ein Kapitel für sich. Das hat mit der Impedanz nichts zu tun. Die Signalflanke erzeugt einen Hochfrequenten Impuls. Dieser hat automatisch den Gegenpart auf der Referenzlage. und folgt dem Signalweg direkt. Wenn man diesen Lagensprung, so wie angedacht, durchführt wird der Rückstrom versuchen dem Signal zu folgen und sucht sich im schlimmsten Fall einen Weg durch einen Abblockkondensator eines Bauteils relativ weit weg. Dadurch entsteht eine Leiterschleife die von einem hochfrequenten Strom durchflossen wird. Ergo: Das Ding wird eine Störung auskoppeln. Mehrere solcher Stellen können dann den Störpegel der Schaltung so weit in die Höhe treiben, daß die Schaltung erst in manchen Situationen später häufiger nicht wie erwartet funktioniert. Im schlimmsten Fall passiert das erst, wenn andere Platinen dazu kommen und Leitungen zwischen ihnen vorbeigehen. Je nachdem, wie die dann gelegt sind funktioniert das Gerät oder eben nicht. Wenn das nur diese eine Stelle ist, wird davon voraussichtlich nichts passieren. Sauber ist es jedoch dem Rückstrom eine räumlich kurze Alternative zu bieten und so jede Leiterschleife so klein als möglich zu halten.
georg schrieb: > Es gelten 2 Grundsätze: > > 1. Was die Referenzlage ist, bestimmt nicht der Wunsch des Layouters, > sondern die Physik - und die Signale auf Lage 4 "sehen" VDD als > Referenz. Richtig, aber eben nur wenn auch VDD an dieser Stelle ist. > 2. Wechselt man die Lagen, ist zu prüfen, ob sich auch die Referenz > ändert - (im Beispiel ja) - dann muss man unbedingt dafür sorgen, dass > an dieser Stelle auch der Rückstrom die Lage wechseln kann, z.B. durch > Kondensatoren zwischen GND und VCC ganz nahe beim Signal-Via. Genau deswegen hatte ich gedacht, dass es am meisten Sinn macht neben dem Signal ebenso die Referenzlage auf die Unterseite zu holen. Dadurch hat man doch eine viel geringere Impedanz des Rückstroms als wenn man durch zwei Vias und einen Kondensator geht, oder? In high-speed layouts mit mehreren GND-Lagen wird das doch genau so gemacht und neben die Signal-Vias ein GND-Via gesetzt um auch die Referenzlage zu wechseln. Geht es also im Grunde darum, dass es schlecht ist die VDD-Lage zu zerschneiden, oder habe ich da einen anderen denkfehler? In Layouts mit verschiedenen Versorgungsspannungen sieht man auch oft, dass dafür ein Layer benutzt wird, der in verschiedene Bereiche geteilt ist. Solange keine Signale direkt über die Grenzen der Bereiche laufen und die ICs gut entkoppelt sind, dachte ich, stellt das kein Problem dar.
Christian B. schrieb: > Andi schrieb: >> Der Rückstrom ist bei diesem Lagenaufbau (nicht impedanzdefiniert) >> sowieso ein Kapitel für sich. > > Das hat mit der Impedanz nichts zu tun. Du hast natürlich vollkommen recht. Aber ich wollte damit eigentlich auf etwas anderes hinaus. Wenn ich einen normalen Lagenaufbau verwende habe ich je nach Leiterplattenstärke zwischen Signallage und GND-Plane Abstände von 300-500um (bei z.b. 4 Lagen). Bei Impedanzdefinierten Lagenaufbauten liegen Signal- und GND-Planes automatisch deutlich näher. Das ist wichtig, denn: > Die Signalflanke erzeugt einen > Hochfrequenten Impuls. Dieser hat automatisch den Gegenpart auf der > Referenzlage. und folgt dem Signalweg direkt. Einspruch! Der Rückstrom ist leider nicht intelligent ;) Und schon gar nicht hält er sich an die Wunschvorstellungen von uns Layoutern ;) Er sucht sich nicht gezielt die vermeintliche/geplante/gewünschte Referenz-Plane aus, sondern schlicht und einfach das nächstliegende Kupfer. Bei normalen Lagenaufbauten (grosser Abstand zur Plane) ist dabei die Wahrscheinlichkeit sehr hoch dass dies eine benachbarte Signalleitung ist und eben nicht die Plane -> das ist ein Problem. > Wenn man diesen > Lagensprung, so wie angedacht, durchführt wird der Rückstrom versuchen > dem Signal zu folgen und sucht sich im schlimmsten Fall einen Weg durch > einen Abblockkondensator eines Bauteils relativ weit weg. Nein, der Rückstrom sucht sich keinen anderen Weg. Kann er nicht, Autorouting in Echtzeit hat die Physik nicht implementiert. Der Rückstrom ist damit schlicht und einfach unterbrochen. Sobald er auf Widerstand stößt entsteht eine Störfront die sich wellenartig über das angeschlossene Kupfer ausbreitet. Und wenn diese Störströme nur durch diverse Abblockkondensatoren laufen würden, wäre das ja nicht einmal so schlimm. Wie gesagt, dummer Strom. Leider durchlaufen diese Störwellen alles was am Kupfer angeschlossen ist. Alle anderen Bauteile wie Prozessoren, Treiber, Receiver und ja auch die Stromversorgungsquellen -> Problem. > Dadurch > entsteht eine Leiterschleife die von einem hochfrequenten Strom > durchflossen wird. Ergo: Das Ding wird eine Störung auskoppeln. Mehrere > solcher Stellen können dann den Störpegel der Schaltung so weit in die > Höhe treiben, daß die Schaltung erst in manchen Situationen später > häufiger nicht wie erwartet funktioniert. Im schlimmsten Fall passiert > das erst, wenn andere Platinen dazu kommen und Leitungen zwischen ihnen > vorbeigehen. Je nachdem, wie die dann gelegt sind funktioniert das Gerät > oder eben nicht. > Wenn das nur diese eine Stelle ist, wird davon voraussichtlich nichts > passieren. Genau das ist der springende Punkt. Jede dieser Störstellen ist für sich betrachtet vernachlässigbar gering (Ja nicht einmal so einfach messbar). Aber die Summe macht es aus. Und auch die Geometriegrößen. Deswegen kracht es oft erst dann wenn Kabel oder eben andere Prints (Display, Tastatur, ...) angeschlossen werden. > Sauber ist es jedoch dem Rückstrom eine räumlich kurze > Alternative zu bieten und so jede Leiterschleife so klein als möglich zu > halten. Genau, dies gelingt aber nur wenn man den Abstand zwischen Signalleitung und Plane geringer gestaltet als zwischen Signalleitung und 'beliebigem anderem Kupfer'. Naheliegende, nicht unterbrochene Referenz-Planes in Verbindung mit entsprechendem Abstand der Signalleitung zu benachbarten Kupferstrukturen. Damit wird der Rückstrom auf die Plane gezwungen -> Gut.
Andi schrieb: > Wenn ich einen normalen Lagenaufbau verwende habe ich je nach > Leiterplattenstärke zwischen Signallage und GND-Plane Abstände von > 300-500um (bei z.b. 4 Lagen). Ich bestelle bei JLCPCB, da ist der Abstand zwischen den oberen beiden und unteren beiden je 100um, zwischen 2 und 3 dann aber 1.3mm.
A. G. schrieb: > Ich bestelle bei JLCPCB, da ist der Abstand zwischen den oberen beiden > und unteren beiden je 100um, zwischen 2 und 3 dann aber 1.3mm. Oha, ja das ist ok so. Die Entwicklung bei den Massen(Pool) Fertigern habe ich scheinbar verschlafen - schäm. Ändert aber nichts am grundlegenden Verhalten der Phsyik, verbessert aber die Ausgangslage deutlich.
Andi schrieb: > Oha, ja das ist ok so. > Die Entwicklung bei den Massen(Pool) Fertigern habe ich scheinbar > verschlafen - schäm. > > Ändert aber nichts am grundlegenden Verhalten der Phsyik, verbessert > aber die Ausgangslage deutlich. Sehr schön! Entschuldige, ich hätte das Stackup mal eher nennen sollen. Welche der Optionen würdest Du in diesem Fall dann bevorzugen?
A. G. schrieb: > Welche der Optionen würdest Du in diesem Fall dann bevorzugen? Es fehlen natürlich auch noch andere Informationen, die auf die Strategie Einfluss haben (Was ist sonst noch alles verbaut, Anschlüsse, Platinengröße,...) Aber ansonsten wie schon oben geschrieben: 1) 6 Lagen oder 2) Christians und georgs Vorschläge mit Kondensatoren Und vergiss nicht die beiden Planes in Abständen von maximal 1cm mit Vias zu verkoppeln.
Leute, das sind nur 10ns. Zehn Nanosekunden. Und die Signale gehen nicht über eine meterlange Zweidrahtleitung raus, sondern an ein Display auf derselben Platine. Das ist pulsierender Gleichstrom. Macht doch den TS nicht verrückter als notwendig. Muß das Ding später eigentlich durch den EMV-Test? Oder ist das ein Studienprojekt o.ä.?
Wühlhase schrieb: > Macht doch den TS nicht verrückter als notwendig. > > > Muß das Ding später eigentlich durch den EMV-Test? Oder ist das ein > Studienprojekt o.ä.? Deswegen hatte ich ja mehr Infos eingefordert ;)
Wühlhase schrieb: > Muß das Ding später eigentlich durch den EMV-Test? Ja, dafür würde ich gerne eine CE-Zertifizierung bekommen. Deswegen mache ich mich auch etwas verrückt. Auch wenn es vielleicht in meinem Fall nicht so wichtig ist, aber ich verstehe immer noch nicht was der Vorteil von Kondensatoren statt zweitem GND als Referenz ist. Im ersten Fall hat man Via-Kondensator-Via-Fläche-Via-Kondensator-Via. Im zweiten Fall hat man Via-Fläche-Via, was doch eigentlich für jegliche Frequenzen einen kleineren Widerstand hat.
:
Bearbeitet durch User
Die Frage ist eher, ob 4 mal umgeschlagenes 1 fach Papier reicht.... oder ob es das billige 3Fach mal 2 reicht... Gibt es eine Formel? So wie 2 mal Aldi 1 mal Lidl. 4 Mal REWE?
ACDC schrieb: > Die Frage ist eher, ob 4 mal umgeschlagenes 1 fach Papier > reicht.... > > oder ob es das billige 3Fach mal 2 reicht... > > Gibt es eine Formel? > > So wie 2 mal Aldi > > 1 mal Lidl. > > 4 Mal REWE? Soll das lustig sein?
A. G. schrieb: > Auch wenn es vielleicht in meinem Fall nicht so wichtig ist, aber ich > verstehe immer noch nicht was der Vorteil von Kondensatoren statt > zweitem GND als Referenz ist. Im ersten Fall hat man > Via-Kondensator-Via-Fläche-Via-Kondensator-Via. Im zweiten Fall hat man > Via-Fläche-Via, was doch eigentlich für jegliche Frequenzen einen > kleineren Widerstand hat. Ehrlich gesagt - ich verstehe die Idee auch nicht. Was ich kenne, ist folgendes: Man hat eine Referenzlage und routet dort eine Highspeedleitung drüber. Wenn die Lage nun - warum auch immer - nicht aus einem Stück, sondern aus mehreren Cu-Flächen unterschiedlichen Potentials besteht kann es passieren, daß man jetzt mit seiner Leiterbahn über einen solchen Schnitt drüber muß. Das ist in der Tat unglücklich, da man sich damit eine Schlitzantenne baut. Der Rückstrom kann der Leiterbahn in der Tat nicht mehr folgen -> Schlitzantenne. Dieses Problem will man angeblich lösen, indem man beide Cu-Flächen mit einem Kondensator verbindet, und dieser sozusagen als HF-Brücke dient. Ich habe das zwar auch schon von einem EMV-Labormenschen in einem Seminar gehört, halte davon aber absolut gar nichts. Denn: 1. Hat man in solchen Fällen oft auch impedanzkontrollierte Leitungen, die sorgsam berechnete und eingehaltene Impedanz macht man sich damit wieder zu nichte. 2. Wenn man Cu-Flächen trennt, dann will man die ja normalerweise getrennt haben. Kapazitive Einkopplungen von einem Netz auf ein anderes sind aber fast immer unerwünscht. Es rauscht stärker, es koppelt wo man eigentlich keine Kopplungen haben will, und wenn man z.B. mit mehreren galvanisch getrennten Bezugspotentialen arbeitet versaut eine solche kapazitive Kopplung einem ganz sicher den Tag. Netzbrumm in Soundanlagen entsteht z.B. auf diese Weise. In deinem Fall sehe ich aber das Problem nicht, daß man so normalerweise löst. Es ist völlig egal, ob die Referenzlage jetzt Vcc oder Gnd ist, du kannst grundsätzlich beides nehmen (dein Problem Lagenwechsel erstmal außen vor gelassen). Der Umstand, daß der Rückstrom in der Referenzlage nicht mehr den ohmsch direkten Weg nimmt, sondern der Leiterbahn folgt, hat, jedenfalls ist das mein gegenwärtiger Stand des Irrtums, hat folgenden Grund: Dieser Weg ist der der gringsten Impedanz. Denn: Anderer Weg als Leiterbahn -> größere Fläche die vom magnetischen Fluß durchströmt wird -> höhere Impedanz. Zuersteinmal sehe ich nicht, warum der Rückstrom auf der Gndlage nicht mehr der Leiterbahn folgen soll, nur weil da noch eine Fläche Cu (Vcc-Lage) dazwischen ist. Von etwas Wirbelstrom mal abgesehen, sehe ich nicht wie die Vcc-Lage da großen Schaden anrichten soll. Was ich auch nicht sehe: Warum soll der Rückstrom (Positive Flanke, Strom fließt durch die Leiterbahn zum Display und über die Gnd-Lage wieder zurück) durch die Vcc-Lage zurückfließen? Ich mutmaße mal, daß das Single-Ended-Signale sind, da gibt es keine glavanische Trennung. Der Signalstrom fließt durch die Gnd-Anschlüsse des Display wieder zurück, ich wüßte nicht warum der Rückstrom durch die Vcc-Lage gehen soll. Und wie bereits gesagt: Es sind nur 10ns. Das ist noch langsam genug bei deinen (Von mir war nur vermuteten, aber mal ehrlich: sind die Leiterbahnen länger als 20cm?) Längen. Außerdem: Mal angenommen, der Aufwand (zwei Gnd-Lagen, alle cm mit Via verbunden) wäre notwendig, würde deine Schaltung ganz sicher nicht funktionieren. Dann würde nämlich das Gehäuse deines ICs zwischen Chip und Außenwelt derartige Gnd-Verschleppungen, aka Gnd-Bounce, verursachen daß du dir um irgendwelche Funktionen keine Gedanken mehr machen mußt. Wenn das mein Layout wäre, würde ich folgendes machen: Nagel zwei Vias in die Leiterbahnen, wechsle die Lage, und fertig. Die üblichen Kondensatoren zwischen Vcc und Gnd sind natürlich notwendig, aber ich würde da keine weiteren Kapazitäten für Signalströme einbauen. Und ich würde bei vier Lagen bleiben, und für Vcc und Gnd auch die inneren Lagen nehmen. Desweiteren würde ich wenigstens die Gnd-Pads mit zwei Vias anbinden. Der Footprint sieht etwas wie TQFP aus, das hat schon unschöne Impedanzen in der Anbindung, das muß man mit einzelnen Gnd-Vias nicht verschlechtern. Aber wie gesagt - das ist nur meine Meinung, auf der Grundlage meines Wissens und Verständnisses. Und ich erhebe keineswegs den Anspruch stets Recht zu haben (auch wenn ich mal behaupte mich mehr als viele andere Layouter mit dem Thema befasst zu haben), und wenn jemand bessere Argumente hat bin ich gespannt.
Nachtrag: Noch ein Wort zum Thema Rückstrom folgt Leiterbahn: Schaut dir einfach mal an, wie weit die Signal- von den Gnd-Pads weg sind. Man sollte diesen Umstand nicht verschlimmern, aber es zeigt halt auch das da größerer Aufwand vergebliche Liebesmüh ist.
A. G. schrieb: > Auch wenn es vielleicht in meinem Fall nicht so wichtig ist, aber ich > verstehe immer noch nicht was der Vorteil von Kondensatoren statt > zweitem GND als Referenz ist. Im ersten Fall hat man > Via-Kondensator-Via-Fläche-Via-Kondensator-Via. Ich glaube, ich habe das Bild falsch interprätiert: Wenn der Aufbau so ist: Signal GND VCC --- und du willst nun unter VCC auch noch Leitungen legen, die von der oberen Signalfläche kommen zu folgendem Stack Signal GND GND Signal wobei das untere GND eine Insel in der VCC Lage ist dann kannst du die beiden Flächen mit vias verbinden und alles ist schön. In dem Bild sieht es so aus, als wenn du die Plane für die kreuzenden Signale ausschneidest und diese somit ein Stück durch die "Luft" gehen. in dem Fall würde das Verkoppeln mit Kondensatoren sinnvoller sein.
Christian B. schrieb: > Signal > GND > GND > Signal wobei das untere GND eine Insel in der VCC Lage ist dann kannst > du die beiden Flächen mit vias verbinden und alles ist schön. Genau so ist es, freut mich das zu hören. Tut mir leid, dass ich mich wohl etwas undeutlich ausgedrückt hatte. Dann haben wir wohl die ganze Zeit aneinander vorbeigeredet. Vielen Dank auf jeden Fall!
A. G. schrieb: > Ich verstehe nicht ganz was der Vorteil davon ist. A. G. schrieb: > P. S. schrieb: >> >> Mit diesem nicht sonderlich guten Stackup wird man sich schwer tun eine >> schöne Lösung zu finden. >> >> Besser z. B. diesen Stackup verwenden: >> 1: Signal + VDD geroutet/geflutet >> 2: GND >> 3: GND >> 4: Signal + VDD geroutet/geflutet > > Ich verstehe nicht ganz was der Vorteil davon ist. Ein Vorteil ist, standard 4-Lagenaufbau angenommen, dass du keinen fetten Core zwischen Vdd und GND hast (Prepreg zwischen 1-2 bzw. 3-4 ist i. d. R. dünner als der Core zwischen 2-3). Der Witz an Versorgungslagen ist ja die niedrige Induktivität und die macht man sich mit einem fetten Core eben wieder kaputt. Ein weiterer Vorteil ist die Möglichkeit bei einem Lagenwechsel einfach mit einer DC-Verbindung (GND-Via) den Rück-Pfad nahe am Hin-Pfad führen zu können. Das ist zwar vielleicht alles akademisch bei 10ns Flankensteilheit und den kurzen Distanzen. Aber früher oder später wird man es auch mal mit wirklich schnellen Signalen zu tun haben ;)
J.W. schrieb: > Der Witz an Versorgungslagen > ist ja die niedrige Induktivität und die macht man sich mit einem fetten > Core eben wieder kaputt. Wie das? Kannst du das vorrechnen? Georg
J.W. schrieb: > Ein Vorteil ist, standard 4-Lagenaufbau angenommen, dass du keinen > fetten Core zwischen Vdd und GND hast (Prepreg zwischen 1-2 bzw. 3-4 ist > i. d. R. dünner als der Core zwischen 2-3). Frag doch mal deinen LP Lieferanten nach eben diesem Standardaufbau. Den gibt es nämlich nicht. Wenn nichts weiter spezifiziert wird nimmt der LP Hersteller die Teile, von denen er am meisten hat bzw. die am billigsten sind. IdR wirst du dann einen 1,2mm Kern mit je 2 Prepregs pro Seite erhalten. Einen 0,1mm Kern bei einer 4 Lagigen Platine wird man nur auf Kundenwunsch fertigen, wenn überhaupt. Das Problem dabei ist nämlich, daß man mindestens 2 aber nicht mehr als 3 Prepregs nutzt. 2 Müssen es sein, das fordert die IPC, damit auch im Falle eines Prepregfehlers eine definierte Isolationsschicht zwischen 2 Kupferlagen vorhanden ist (1). Bei mehr als 3 Prepregs indeß kann das Laminat beim Verpressen verschoben werden und damit steigt der Ausschuss. das dickste Prepreg ist das 7628, was verpresst ca. 180µm hat. Mit 3 davon kommt man somit auf 540µm, d.h. mehr als 1,08mm Prepreg gibt es normal nicht. Dann bleibt für eine 1,5mm Platine ein Kern von 0,46mm übrig. (1) Das dünnste Standardprepreg, was jeder Fertiger haben dürfte ist das 1080, dieses hat verpresst eine ca. Dicke von 69µm. Mindestabstand zwischen 2 Lagen dann entsprechend 138µm. Es gibt auch noch dünnere Prepregs, 104 ist das dünnste mit 38µm, Allerdings hat das nicht jeder Fertiger vorrätig.
:
Bearbeitet durch User
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.