Integer to STD_LOGIC_VECTOR (nur obere Bits)

[Holger K. (holgerkraehe)]

Hallo zusammen

Ich versuche folgende Konversion durchzuführen:

std_logic_vector(to_unsigned(DATA_IN((chipCount - 1) - chipCounter)(arrayCount), 16))(15 downto 8);

Leider scheitert diese in der Simulation mit folgender Meldung:

Type names are not allowed as primaries.
 The index types in the reference to the array object are incompatible with its range type.
 Expected array type.
Undefined type of expression. Expected type 'STD_LOGIC_VECTOR'.

Warum darf ich das Ergebnis der Konvertierung nicht "Maskieren" mittels 
(15 downto 8) ?

[Tobias (. (Gast)]

Bitte mal vollständige Zuweisung!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Holger K. schrieb:
> Warum darf ich das Ergebnis der Konvertierung nicht "Maskieren" mittels
> (15 downto 8) ?
Mal davon ausgegangen, dass der Rest wahrscheinlich schon passen wird, 
dann darfst du das schon, nur brauchst du eben tatsächlich ein 
Zwischenergebnis:

zwischenergebnis <= std_logic_vector(to_unsigned(DATA_IN((chipCount - 1) - chipCounter)(arrayCount), 16));
endergebnis      <= zwischenergebnis(15 downto 8);

> Warum darf ich das Ergebnis der Konvertierung nicht "Maskieren" mittels
> (15 downto 8) ?
Weil die "Typdefinition" von to_unsinged eben völlig anders aussieht, 
als die Typdefinition eines Vektors. Siehe dort die ersten paar Zeilen 
und die Id D.3:
https://www.csee.umbc.edu/portal/help/VHDL/packages/numeric_std.vhd

[FPGAzumSpass (Gast)]

Trotzdem ist das jedes mal nervig für so etwas Triviales eine Variable 
oder ein Signal definieren zu müssen.

Das führt dann dazu, das ich in so einem Fall oft abwäge was jetzt am 
hässlichsten aussieht:

- Hilfssignal bzw -Variable
- gar nicht erst Integer nehmen und gleich bei Unsigned bleiben
- mit Integer weiter arbeiten, in dem Fall also:

ergebnis <= DATA_IN((chipCount - 1) - chipCounter)(arrayCount) / 256;

Was aber auch wieder nur klappt wenn das Ergebnis nicht an einen Port 
ran muss, weil die Konvertierung bei der Portzuweisungen auch wieder 
nicht zulässig ist.

Wenn da jemand eine ein-Anweisungs-Lösung finden würde wäre es echt eine 
Erleichterung.

[Markus F. (mfro)]

Ich versteh's nicht.

Ja, man kann keinen Slice aus einer Typkonvertierung bilden:

std_logic_vector(to_unsigned(DATA_IN((chipCount - 1) - chipCounter)(arrayCount), 16))(15 downto 8);

Geht nicht.
na und?
Man kann einen Slice aus einem unsigned rausschneiden:

std_logic_vector(to_unsigned(DATA_IN((chipCount - 1) - chipCounter)(arrayCount), 16)(15 downto 8));

Und das geht völlig ohne Verrenkungen, man muss nur eine Klammer ein 
bißchen verschieben.

[FPGAzumSpass (Gast)]

Wahnsinn, das ich noch nie darauf gekommen bin das so rum zu probieren.
(der Threadersteller und Lothar wohl auch nicht)

Probiere ich bei Gelegenheit mal in Simulator und Synthese aus, ob das 
so "baut".