In AoE "The X Chapters" wird in Abb. 3x.18 (S. 174) eine Schaltung zur
Messung der Transkonduktanz bei n-JFETs bei verschiedenen Drainströmen
vorgestellt. Ein npn-Transistor in Kaskodenschaltung soll den Drain des
JFETs auf 5V halten während mit vorwählbaren Widerständen Rd
verschiedene Drainströme eingestellt wird. Gemessen werden soll die
Verstärkung anhand eines eingekoppelten 500 Hz Signals (10mV p-p), der
G-S Bias wird durch einen nichtinvertierenden Integrator (2 OpAmps)
eingestellt.
Ich hab das - gezwungenermaßen mit anderen Komponenten als im Buch
(siehe unten) - versucht zu simulieren bzw. auf dem Steckbrett
nachzubauen. Leider ist der Wurm drin: der npn-Transistor hält die
angepeilten 5V nicht, die Spannung bricht ein und offensichtlich fließt
ein erheblicher Strom über die Basis des npn in den Emitter und durch
den JFET "under test" - in der Simulation und auch auf dem Steckbrett
(ohne OpAmp-Integrator, JFET-Gate auf Masse). Selbst wenn ich den JFET
durch einen simplen 1k Widerstand ersetze passiert das. Wo liegt der
Denkfehler?
N.B.: Horowitz und Hill verwenden:
* LMC6482 (30nF Bias Strom - ADA4530-1 in der Simulation)
* 2N5962 (npn) - laut Datenblatt hohes hfe auch bei Strömen im
µA-Bereich.
* SD101 (Schottky-Diode)
Burkhard schrieb:> der npn-Transistor hält die> angepeilten 5V nicht
Kann er auch mit 790mV an der Basis nicht.
Sieht so aus als ob 634 bzw. 562 nicht als Ohm interpretiert werden,
sondern als 63 0000 bzw. 56 00, also 630k bzw. 5k6.
Dazu passt dann auch die geringe Basisspannung.
Hp M. schrieb:> Sieht so aus als ob 634 bzw. 562 nicht als Ohm interpretiert werden,> sondern als 63 0000 bzw. 56 00, also 630k bzw. 5k6.
Nein, die sind schon richtig und werden auch richtig interpretiert.
Sofern die Last ausreichen hochohmig ist (hier ein 10k Widerstand), dann
stimmt der Bias auch - aber man will ja Drainströme im mA Bereich
messen, nicht uA.
Es fehlt die Verbindung zum Integrator um den Drain Strom Nachzuregeln.
So wie gezeigt wird der JFET mehr oder weniger ganz an geschaltet und
der Widerstand am Kollektor des NPN Transistors kann einfach den Strom
nicht liefern. In der Simulation müsste man ggf. den Integrator etwas
schneller machen, um nicht so lange simulieren zu müssen.
Ich hab deine Schaltung mal repariert. Das Hauptproblem war die fehlende
Masseverbindung der beiden V-Quellen ganz links.
Die Schaltung benötigt einen Opamp mit Rail to Rail input. Als Opamp
habe ich den ADA4661-2 verwendet.
Ich habe dann noch mit .MEASURE Gm berechnet. Das Ergebnis steht im
Log-file.
Außerdem habe ich die angezeigten DC-Arbeitspunkte auf 0,1mV Auflösung
formatiert
Zu guter letzt hab eich dann noch ein weiteres Beispiel mit dem von dir
erwähnten LMC6482 gemacht. Da kommt das gleiche Gm heraus.
Alle Files sind im Anhang enthalten.
Lurchi schrieb:> Es fehlt die Verbindung zum Integrator um den Drain Strom Nachzuregeln
Ah, jetzt hat's gefunkt. Im Originalplan liegt da ein NO-Taster (Abgriff
zwischen Rd und Collector) - die Idee ist, den Taster zu drücken
(während das Signal getrennt wird) bis der Integrator die richtige
Gate-Spannung eingestellt hat und für die Messung wieder getrennt werden
kann.
Da in der Abb. zwischen Rd und Collector 7V eingezeichnet waren, hatte
ich den Integrator auf diesen Wert gelegt - und mich gewundert wie das
funktionieren soll. Jetzt ist es klar (1. Bild).
Es gibt noch einen weiteren Schalter um den Ausgang des Integrators
(zwischen R3 und R4, bei mir X1) auf Masse zu schalten, beschriftet mit
"meas @Idss". Mit diesem Schalter verbunden ergibt sich das 2. Bild.
In der Simulation ergeben sich mit den vorgesehenen Widerständen leicht
veränderte Arbeitspunkte für die gewählte Stromstärke.
Burkhard schrieb:> Vielleicht noch der Hinweis, dass Messströme innerhalb folgender Grenzen> vorgesehen sind:> Rd= 5M => Id= 1uA> Rd= 4.99k => Id= 1mA> Rd= 165 => Id=30mA
Na schön, wenn der hochohmige Basisspannungsteiler in Zusammenspiel mit
R8 eine Strombegrenzung sein soll, liegt es eben an der Ansteuerung des
JFET.
Der J111 hat bei UG= 0V einen Kanalwiderstand von 30 Ohm. Du hast sogar
eine leicht positive Gatespannung.
Über R8=5k werden maximal 2,4mA geliefert, und daraus folgt dann die
U_DS von 72mV. Die Simulation zeigt 85mV.
Passt doch ganz gut.
Der Fehler liegt also in der Gatespannungserzeugung, deren
erforderlicher Wert für I_D= 1mA zwischen -2V und -3V liegen dürfte.
@Burkhard,
Der ADA4530-1 hat keinen Rail to Rail input range. Den kannst du nicht
nehmen. Deshalb funktioniert auch die Arbeitspunkteinstellung bei dir
nicht. Richte das mal oder hast du ein "not invented here" Problem.
Helmut S. schrieb:> Ich hab deine Schaltung mal repariert. Das Hauptproblem war die fehlende> Masseverbindung der beiden V-Quellen ganz links.> Die Schaltung benötigt einen Opamp mit Rail to Rail input. Als Opamp> habe ich den ADA4661-2 verwendet.
Danke Dir, die Masseverbindung hatte ich inzwischen selbst bemerkt, beim
OpAmp hab ich wohl zu sehr auf den Input Bias gestarrt - und übersehen,
dass der ADA4530 nicht RRI ist. Der LMC6482 hat etwas weniger Bandbreite
aber dafür nur 20fA Input Bias Current - und kostet nur die Hälfte :-)
Bonusfrage: Gibt es in LTspice so etwas wie mechanische Schalter/Taster
- und wenn ja, wie werden die betätigt? Oder muss man sich immer mit
einem Voltage Controlled Switch behelfen?
Burkhard schrieb:>> Bonusfrage: Gibt es in LTspice so etwas wie mechanische Schalter/Taster> - und wenn ja, wie werden die betätigt? Oder muss man sich immer mit> einem Voltage Controlled Switch behelfen?
Es gibt nur den Voltage Controlled Switch.
Die Bandbreite der beiden Opamps spielt gar keine Rolle. Die dürfen
beliebig langsam sein. Hauptsache MOS-Opamp mit "Rail to Rail Input" und
die müssen insgesamt 15V Versorgungspannung vertragen. Genau das
schränkt die Auswahl ein.
Der OP müsste nicht einmal Rail to Rail sein, nur mit Eingangsspannung
bis an die positive Versorgung. Ein TL082 dürfte auch ausreichen, wenn
man sich nicht übermäßig viel Zeit für die Messung lässt.
Lurchi schrieb:> nur mit Eingangsspannung bis an die positive Versorgung.
Ja, ist klar, die untere Versorgungspannung sollte eher selten am
Eingang des OpAmps anliegen.
Lurchi schrieb:> wenn man sich nicht übermäßig viel Zeit für die Messung lässt.
Was die Idee nahelegt, das Messergebnis mittels Peak-Detector
festzuhalten und mit passender Skalierung z.B. auf einem Panelmeter
direkt anzuzeigen. Für die Skalierung - kann ich davon ausgehen, dass
keine Werte > 50 mS erreicht werden?
Da zur Auswertung mit dem Oszi dessen Eingang auf AC stehen wird, ist
wohl ein Fenster-Diskriminator sinnvoll, der warnt, sobald der
Arbeitspunkt 7V verlassen wird (z.B. wenn der Ron des DUT nicht zu einem
vorgewählten höherem Drainstrom passt).
50 mS ist schon ein recht hoher Wert. Einige wenige JFETs (z.B. Sk369)
können den Bereich aber erreichen bei einem relativ hohen Strom ( > 20
mA).
Als begrenzender Punkt und zum erkennen der Limits des FETs, wäre eher
die Gate Spannung passend. Wenn man da deutlich in den positiven Bereich
kommt ist man am Anschlag für den FET.
Gerade wenn man zur Anzeige ein Scope oder analoges Meter wählt, würde
ich überlegen R8 umschaltbar zu machen, um sowohl kleine JFETs wie
2N4117 als auch große wie J105 zu erfassen. Damit Skaliert der Strom als
auch die Steilheit.
Lurchi schrieb:> würde ich überlegen R8 umschaltbar zu machen, um sowohl kleine JFETs wie> 2N4117 als auch große wie J105 zu erfassen.
Dafür ist ein Drehwahlschalter angedacht.
Lurchi schrieb:> Als begrenzender Punkt und zum erkennen der Limits des FETs, wäre eher> die Gate Spannung passend. Wenn man da deutlich in den positiven Bereich> kommt ist man am Anschlag für den FET.
Stimmmt, danke für den Hinweis. Gäbe es außer einem Schmitt-Trigger noch
eine einfachere Möglichkeit bei positiver Gate-Spannung eine LED
einzuschalten?
