Forum: FPGA, VHDL & Co. Verilog: Wird ein Initial Block synthetisiert?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Burkhard (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Aus einem Tutorial 
(http://classweb.ece.umd.edu/enee359a/verilog_tutorial.pdf):
    "initial : initial blocks execute only once at time zero (start 
execution at time zero)"

Da ich normalerweise mit VHDL unterwegs bin, aber gelegentlich 
Verilog-Code verstehen will: Schliesst das die Synthese/initiale 
Konfiguration mit ein - oder hängt das vom dem/der jeweiligen 
Synthesetool/Plattform ab?

von krz.&knapp (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Burkhard schrieb:
> Schliesst das die Synthese/initiale
> Konfiguration mit ein - oder hängt das vom dem/der jeweiligen
> Synthesetool/Plattform ab?

Ja.

von Jürgen S. (engineer) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Wenn der FPGA das kann, ja.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.