Frequenzteiler um Faktor 1,5

4017 der von 0..2 zählt. Bei 0 den Impuls unterdrücken.

Jürgen_W schrieb:
> 4017 der von 0..2 zählt. Bei 0 den Impuls unterdrücken.

Wenn einer von mehreren Impulsen fehlt, kommt der Rest trotzdem mit der 
ursprünglichen Frequenz...

Christian S. schrieb:
> Multiplikator mit drei, der mit der 3. Oberwelle arbeitet. Danach dann
> ein Flipflop, das durch 2 teilt.

In der HF-Technik würde man das wohl so machen, bei Mikrocontrollern und 
digitaler Elektronik schert man sich eher weniger um Oberwellen und 
flacht allenfalls die Flanken ab, um sie kleiner zu halten.

Frinky schrieb:
> ich frage mich wie ich möglich "quick and dirty" eine Frequenz f=
> 11,5MHz um ein Drittel runterteilen kann?

Eine Multiplikation mit 3 und Teilen durch 2 ist die gängige Methoden, 
die sich dafür seit Jahrzehnten bewährt hat. Dem guten, alten CD4046 ist 
deine Frequenz allerdings einen Faktor 10 zu hoch ...
Aber hier findet sich sicher etwas für dich
https://www.digikey.de/products/de/integrated-circuits-ics/clock-timing-clock-generators-plls-frequency-synthesizers/728

x3/2  ist aber Multiplikation mit 1,5

x4/6  wäre meine Lösung

> Dem guten, alten CD4046 ist deine Frequenz allerdings einen Faktor 10 zu hoch

Es gibt auch 74HC4046 die koennen etwas mehr. Und meine es gibt da auch 
noch besonders schnelle Versionen. Ich weiss jetzt aber die Nummer 
nicht.

Olaf

karadur schrieb:
> x3/2  ist aber Multiplikation mit 1,5
Das findet in der Gegenkopplung von der PLL statt, genauso wie ein 
Hochpass und der Gegenkopplung eines Op insgesamt zu einem 
Tiefpassverhalten führt.

11,5MHz x3/2 = 17,25MHz  !!!

11,5MHz x4/6 = 7,666MHz

Michael M. schrieb:
> der ist das ein digitales Signal mit L=0V und H=5V?

exakt TTL.

Signalform kann ruhig wieder dreieckig sein oder
eben ahnnähernd rechteckig mit Tastgrad 0,5

karadur schrieb:
> 11,5MHz x3/2 = 17,25MHz  !!!
>
> 11,5MHz x4/6 = 7,666MHz

Wie wäre es denn ohne gleich eine Differentialgleichung zu bemühen mit 
folgendem Rechenweg:

11,50MHz * 2 / 3 = 11,50MHz / 1,5 = 7,67MHz
11,50MHz * 4 / 6 = 11,50MHz / 1,5 = 7,67MHz

Voila!

Lies mal die Frage.
Der TO will 11,5 MHz teilen.  Die Vorschläge oben verwenden eine PLL x3 
und teilen dann durch 2.

Das ist aber nicht!!! teilen durch 1,5.

Wenn der Ausgang ein Tastverhältnis 50% haben soll braucht man einen 
Teiler durch 2 => 11,5 x 4 /3  /2

Nachtrag: Differentialgleichung sieht anders aus.

karadur schrieb:
> Lies mal die Frage.
> Der TO will 11,5 MHz teilen.  Die Vorschläge oben verwenden eine PLL x3
> und teilen dann durch 2.
>
> Das ist aber nicht!!! teilen durch 1,5.
>
> Wenn der Ausgang ein Tastverhältnis 50% haben soll braucht man einen
> Teiler durch 2 => 11,5 x 4 /3  /2

Was versteht der Ursprungsposter dann unter "ein Drittel runterteilen", 
wenn nicht durch 1,5 zu teilen, um so der Anforderung zu genügen?

Frinky schrieb:
> Level ist von 0 bis 5V und das Signal sieht eher dreieckig aus ;)

Das wird dann nicht dreieckig bleiben, sondern muss in ein Rechteck 
umgewandelt werden. Dann geht:

http://www.directupload.net/file/d/5132/m7bynrqj_gif.htm
http://dse-faq.elektronik-kompendium.de/dse-faq.htm#F.29.2

karadur schrieb:
> Lies mal die Frage.
> Der TO will 11,5 MHz teilen.  Die Vorschläge oben verwenden eine PLL x3
> und teilen dann durch 2.
>
> Das ist aber nicht!!! teilen durch 1,5.
>
> Wenn der Ausgang ein Tastverhältnis 50% haben soll braucht man einen
> Teiler durch 2 => 11,5 x 4 /3  /2

Manchmal hilft es ja schon, wenn der Betreff gelesen und verstanden 
wird. grins

karadur schrieb:
> Der TO will 11,5 MHz teilen.  Die Vorschläge oben verwenden eine PLL x3
> und teilen dann durch 2.
Um es einfach zu machen: Für die PLL bräuchte man einen Teiler durch 3 
und einen durch 2, den einen für die 11,5MHz und den anderen für die 
Ausgangsfrequenz. Der Phasenvergleicher läuft dann auf 3.833MHz.