Forum: FPGA, VHDL & Co. MachXO3 - auf Soft-Reset-Input verzichten


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von kokolores (Gast)


Bewertung
1 lesenswert
nicht lesenswert
Hallo zusammen,
entwickle gerade ein neues Design mit dem MachXO3 als Sensor-Bridge zum 
Prozessor. Bisher habe ich in meinen Designs immer ein resetn_i-Pin 
vorgesehen, das vom Prozessor getrieben wird - nun stellt sich mir die 
Frage, ob es sinnvoll ist, ein FPGA-Design zu haben, bei dem auf diesen 
Pin verzichtet wird, da:

* Harter Reset kann über PROGRAMN getriggert werden (reconfigure)
* Softer Reset wird "eigentlich" in meinem einfachen Design nicht 
benötigt
* Softer Reset kann über I2C/SPI-Register-Zugriff erreicht werden

Was denkt ihr darüber? Wie macht ihr das? Verbaue ich mir damit 
irgendwas, wenn ich diesen Pin weglasse? Ich hoffe, ihr seid der 
Meinung, dass es keine dummen Fragen gibt.

Viele Grüße,
kokolores

von Duke Scarring (Gast)


Bewertung
0 lesenswert
nicht lesenswert
kokolores schrieb:
> Wie macht ihr das?
Einen FPGA-Reset vom Controller aus? Habe ich noch nicht verbaut.
I.d.R. läuft das FPGA-Design wesentlich stabiler als die 
Controllersoftware...

von Tobias B. (Firma: www.elpra.de) (ttobsen) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Je nachdem koennte der Reset als Powerdown fungieren. Wobei man dann 
auch gleich seine komplette Betriebsspannung abschalten koennte.

von Lothar M. (lkmiller) (Moderator) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
... oder einen Pin namens "Powerdown" ins Design einfügen könnte. Dieser 
Pin muss dann "einfach" einen mehr oder weniger globalen Clock-Enable 
abschalten.

von Tobias B. (Firma: www.elpra.de) (ttobsen) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Lothar M. schrieb:
> ... oder einen Pin namens "Powerdown" ins Design einfügen könnte. Dieser
> Pin muss dann "einfach" einen mehr oder weniger globalen Clock-Enable
> abschalten.

Waere eine Moeglichkeit, ist aber eine andere Anwendung. Stromverbrauch 
ist hier nochmal hoeher, allerdings ist der FPGA auch schneller wieder 
wach. Zusaetzlich muss man sich im Design aktiv darum kuemmern.

Hat beides natuerlich seine Daseinsberechtigung.

von kokolores (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Duke Scarring schrieb:
> kokolores schrieb:
>> Wie macht ihr das?
> Einen FPGA-Reset vom Controller aus? Habe ich noch nicht verbaut.
> I.d.R. läuft das FPGA-Design wesentlich stabiler als die
> Controllersoftware...

Danke fürs Feedback. Ich habe den Reset-Pin vorerst im Design behalten, 
aber intern nicht weiter verwendet. Hast Recht, dass der FPGA stabiler 
läuft als die Controllersoftware - mensch, warum ist 
Software-Entwicklung heutzutage immer noch so fehleranfällig?... 
Schmunzel ;)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.