Klausurfrage

Moderator (Firma: Titel) Persönliche Seite #6290649
Lesenswert?

Smile N. schrieb:
> Wie viele LUTs werden benötigt, um ein 8-Bit AND-Gate innerhalb der
> Xilinx Serie-7 FPGA Familie effizient zu implementieren
Prüfe diese Sachverhalte:
Wieviel Eingänge hat eine LUT der 7er Serie? Welche zusätzlichen Gatter 
(muxf?) sind um die LUT verbaut? Lassen sich diese Multiplexer 
nutzbringend für die Aufgabe "8 Input AND" einsetzen?
Siehe 
https://www.xilinx.com/support/documentation/user_guides/ug474_7Series_CLB.pdf, 
darin besonders den Bereich um die Seiten 19..21ff

> (effizient in Bezug auf das Timing)?
> Was ist mit einem 9-Bit AND Gate?
> Kann mir das jemand ausführlich erklären?
Generell kann eine 6er LUT logische Funktionen mit 6 Eingängen abbilden. 
Für mehr Eingänge und beliebige Funktionen müssen dann üblicherweise 
meherere LUT hintereinandergeschaltet werden:
1
  LUT1
2
1 -#
3
2 -#
4
3 -#
5
4 -#
6
5 -#   LUT2
7
6 -#---#
8
7 -----#
9
8 -----#
10
    hi-#
11
    hi-#
12
    hi-#- out
Wenn man aber nun eine "einfache" oder optimierbare Funktion wie ein AND 
hat, könnte man die Multiplexer evtl. mit Eingangsleitungen beschalten 
und so mit einer 6er LUT und 2 Multiplexern auskommen. Weil das in der 
Praxis kein Mensch mehr durchschaut, lässt man solche 
Verschaltungstricks leichter der Toolchain über.
Gast #6290856
Lesenswert?

Also wenn es auf speed ankommt, dann sollte man testhalber eine LUT-lose 
Variante aus Carry-Chain Elementen synthetisieren. Also einen 9bit 
counter mit den unteren 8 bit als AND Eingang und das MSb als AND 
Ausgang. FPGA's sind auf schnelle Counter optimiert.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren