F_max restricted aufgrund von maximaler I/O Toggle rate

Maier Gast #6291844
Lesenswert?
• ▲
▼ 
Hi zusammen,

ich bin dabei meine erste Anwendung mit einem MAX10-FPGA zu entwickeln 
und habe mich hierbei etwas mit der maximalen Frequenz und der Anzahl 
der Logikzellen beschäftigt, die sich durch die Anwendung ergeben.
Der Timing-Analyzer meldet bei einer Fmax von 350 Mhz und 
Fmax_restricted von 250 Mhz folgendes: "limit due to minimum period 
restriction (max I/O toggle rate)"

Leider findet sich dazu weder im Quartus Prime-Handbuch etwas noch in 
irgendwelchen einschlägigen Foren was das im Detail heißt und warum das 
so ist..

Ich verstehe die Meldung so, dass die maximal erreichbare Frequenz im 
FPGA aufgrund der entsprechenden I/O-Pins auf eine maximale Frequenz von 
250 MHz limitiert wird. Ist das so richtig?

Ich habe schon öfter von "PLLs" gelesen, die es ermöglichen die Frequenz 
nochmals intern anzupassen. Wäre es damit möglich die maximale Frequenz 
nochmal (spürbar) zu erhöhen?
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Pandur S. #6292439
Lesenswert?
• ▲
▼ 
Nicht die interne Frequenz laeuft an die Grenze, sondern die 
Geschwindigkeit der IO Pins. Wahrscheinlich LVCMOS. Allenfalls hat 
dieser Baustein LVDS Ausgaenge. Die koennten dann ein Stueck schneller 
sein. Je nach Familie, 300MBit, 600MBit, 1200MBit. Die sind allerdings 
komplementaer, und muessen auch so gehandhabt werden.
Und intern kann man FPGAs allenfalls auch schneller laufen lassen. Der 
Pin muss einfach langsamer sein.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
ich Gast #6292452
Lesenswert?
• ▲
▼ 
Ich nehme an Du führst die Clock im Moment einfach von extern über einen 
Pin in den FPGA, die Timing-Analyse sagt dir deshalb dass dein Design 
zwar theoretisch mit 350 MHz laufen könnte, der Takt aber max 250 MHz 
sein darf weil mehr der Taktpin nicht mag.
Deshalb könntest Du z.B. nur 50MHz von außen anlegen und intern mit 
einer PLL auf 350 MHz hoch.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Maier Gast #6292600
Lesenswert?
• ▲
▼ 
ich schrieb:
> Ich nehme an Du führst die Clock im Moment einfach von extern über einen
> Pin in den FPGA, die Timing-Analyse sagt dir deshalb dass dein Design
> zwar theoretisch mit 350 MHz laufen könnte, der Takt aber max 250 MHz
> sein darf weil mehr der Taktpin nicht mag.
> Deshalb könntest Du z.B. nur 50MHz von außen anlegen und intern mit
> einer PLL auf 350 MHz hoch.

Joggel E. schrieb:
> Nicht die interne Frequenz laeuft an die Grenze, sondern die
> Geschwindigkeit der IO Pins. Wahrscheinlich LVCMOS. Allenfalls hat
> dieser Baustein LVDS Ausgaenge. Die koennten dann ein Stueck schneller
> sein. Je nach Familie, 300MBit, 600MBit, 1200MBit. Die sind allerdings
> komplementaer, und muessen auch so gehandhabt werden.
> Und intern kann man FPGAs allenfalls auch schneller laufen lassen. Der
> Pin muss einfach langsamer sein.

Danke, euch beiden! Eure Beiträge haben mir tatsächlich sehr 
weitergeholfen =)
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren