Forum: Platinen Digitale und Analoge Massefläche trennen


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Janko G. (masterheavy)


Bewertung
-4 lesenswert
nicht lesenswert
haHa... ich dachte ich bin Clever und trenne die analoge und digitale
Massefläche von einander, weil das wohl besser für die Signale und
weniger störanfällig ist. So weit so gut.

Jetzt hab ich gerade bei der Kontrolle aber gesehen, dass die im Bild 
blau
markierten Pins, die dann das Signal vom Multiplexer zum Arduino 
bringen,
eigentlich auch zur Digitalgruppe gehören müssten, die rechts unten ist.

Also links und oben Analogmasse, rechts-unten Digitalmasse.

wo würdet Ihr denn jetzt die Trennung machen ??
könnte mir jemand sagen wo es sinnvoll ist ?
GND und VCC hab ich mal orange markiert...

Danke, cheerz.

von wer (Gast)


Bewertung
0 lesenswert
nicht lesenswert
5 Minuten müssten eigentlich reichen um selbst zu merken, dass was fehlt 
und es nachzuliefern.

von Janko G. (masterheavy)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
:D :D :D

nur wenn man am Computer sitzt und dabei bleibt...
Danke für den Hinweis, hier die Platine:

von Bürovorsteher (Gast)


Bewertung
0 lesenswert
nicht lesenswert
> ich dachte ich bin Clever und trenne die analoge und digitale
> Massefläche von einander, weil das wohl besser für die Signale und
> weniger störanfällig ist.

Auf die Gefahr hin, gesteinigt zu werden: das ist keine gute Idee.

von Janko (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Bürovorsteher schrieb:
> ich dachte ich bin Clever und trenne die analoge und digitale
> Massefläche von einander, weil das wohl besser für die Signale und
> weniger störanfällig ist.
>
> Auf die Gefahr hin, gesteinigt zu werden: das ist keine gute Idee.

Vielleicht wirst du gar nicht gesteinigt, wenn.du sagts warum....

von Test (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Janko G. schrieb:
> haHa... ich dachte ich bin Clever und trenne die analoge und
> digitale
> Massefläche von einander, weil das wohl besser für die Signale und
> weniger störanfällig ist. So weit so gut.

Es mag Anwendungen geben wo das sinnvoll oder notwendig ist, aber das 
sind die allerwenigsten. Dann sind meistens GHz-ADCs mit sehr 
steilflankigen LVDS-Signalen o.Ä. Du machst dir mit der getrennten Masse 
nur Probleme die es vorher nicht gab. Lange lange vorher braucht man 
getrennte Spanungsversorgungen für Analog- und Digitalteil (nicht nur 
eine Ferrit-Kondensator-Kombination) und Signalführungen auf extra 
Layern und und und. Es sieht bei dir irgendwie nicht mal so aus, als 
hätte diese Platine 4 Lagen, eine echt durchgehende Massefläche oder 
eine getrennte Versorgung für Digital- und Analogteil. Wenn dem so ist, 
dann würde ich das lassen mit Massetrennung. Lieber solide gemeinsame 
Masseführung.

von Wühlhase (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Bürovorsteher schrieb:
>> ich dachte ich bin Clever und trenne die analoge und digitale
>> Massefläche von einander, weil das wohl besser für die Signale und
>> weniger störanfällig ist.
>
> Auf die Gefahr hin, gesteinigt zu werden: das ist keine gute Idee.

Nun, du bist immerhin nicht der Einzige, der für diese Ketzerei 
gesteinigt werden könnte.

von Janko G. (masterheavy)


Bewertung
0 lesenswert
nicht lesenswert
Test schrieb:
> Es mag Anwendungen geben wo das sinnvoll oder notwendig ist, aber das
> sind die allerwenigsten. Dann sind meistens GHz-ADCs mit sehr
> steilflankigen LVDS-Signalen o.Ä. Du machst dir mit der getrennten Masse
> nur Probleme die es vorher nicht gab. Lange lange vorher braucht man
> getrennte Spanungsversorgungen für Analog- und Digitalteil (nicht nur
> eine Ferrit-Kondensator-Kombination) und Signalführungen auf extra
> Layern und und und. Es sieht bei dir irgendwie nicht mal so aus, als
> hätte diese Platine 4 Lagen, eine echt durchgehende Massefläche oder
> eine getrennte Versorgung für Digital- und Analogteil. Wenn dem so ist,
> dann würde ich das lassen mit Massetrennung.

Ok, ich verstehe, bzw. also was ich verstehe ist, dass es für
meinen Anwendungsfall eher nicht sinnvoll ist und keinen Vorteil bringt.

Wobei ich auch in diesem Wiki-Artikel
Wikipedialink https://de.wikipedia.org/wiki/Massefläche

gesehen habe, dass das scheinbar auch bei EinLayer-Platinen
Anwendung findet, oder ist das alles Mumpitz ?
was sagt denn der geschulte Elektrotechniker dazu ?

> Lieber solide gemeinsame Masseführung.

ist denn meine Platine oben solide gemeinsame Masseführung ?
kann ich dass so machen?

von masse (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Die Zusammenführung der Massen im Wikipedi-Artikel mit kleinen Stegen 
schaut schon sehr, sehr seltsam aus.

Jede Unterbrechung einer Massefläche, alle Leiterbahnen, Pads und freie 
Flächen, widerspricht dem Konzept einer Massefläche. Auch bei Deiner 
Platine.

Konzept: Prüfen ob der Bedarf für eine Massefläche vorhanden ist
Realisierung: Wenn ja, dann eine eigene Ebene, ausreichend 
Stützkondensatoren, sinnvolle Kontaktierung der Masse an Steckverbinder.

Leere Bereiche eines beliebigen (achtlosen) Designs mit einer 
Kupferfläche fluten ist sehr einfach, aber auch gnadenlos sinnlos.

von Achim S. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Janko G. schrieb:
> Wobei ich auch in diesem Wiki-Artikel
> Wikipedialink https://de.wikipedia.org/wiki/Massefläche
>
> gesehen habe, dass das scheinbar auch bei EinLayer-Platinen
> Anwendung findet, oder ist das alles Mumpitz ?

Nein, kein Mumpitz. Wie dort steht: es kann sinnvoll sein, mehrere 
getrennte Masseflächen zu verwenden. Das bedeutet keinen Automatismus: 
oft ist es eben besser, auf eine solide, niederimpedante Massefläche zu 
setzen.

Janko G. schrieb:
> ist denn meine Platine oben solide gemeinsame Masseführung ?
> kann ich dass so machen?

Auf den ersten Blick sieht sie imho eher nach einer völlig zerfaserten 
Masseführung aus. Viele deiner Masse"inseln" sind nur über 
Mini-Leitungen auf der bottom-Lage überhaupt an das Massepotential 
angebunden - das wirkt nicht solide und niederimpedant.

Aber der erste Blick ist oft nicht ausreichend und wir wissen nicht, was 
auf deiner Platine tatsächlich alles an Verbrauchern vorhanden ist. Wenn 
es meine Platine wäre wüde ich
- die Stelle markieren, an der aus deiner Sicht Analog-GND und 
Digital-GND Kontakt haben sollen. Dieser zentrale Massepunkt kann z.B. 
da sein, wo die Zuleitung vom Netzteil Masse auf die Platine bringt.
- die digitalen Verbraucher und die analogen Verbraucher mit 
unterschiedlichen Farben kennzeichnen.
- für jeden der Verbraucher nachverfolgen, wie sein Massenanschluss mit 
dem zentralen Massepunkt verbunden ist. Dabei für "große Gleichströme" 
jeweils den niederohmigsten Pfad betrachten, für alle anderen 
Verbraucher aber den nieder-impedantesten. Für die meisten Digital-ICs 
bedeutet das, dass die Fläche der gesamten Stromschleife möglichst klein 
sein muss, denn für die zählt meist viel stärker die parasitäre 
Induktivität der Zuleitung als ihr ohmscher Widerstand.
- überprüfen, ob sich verschiedene Massepfade getrennt verlaufen oder ob 
sie sich "in die Quere" kommen. Wenn zweiteres der Fall ist, dann sieht 
z.B. dein analoger Verbraucher den Spannungsabfall, den der getaktete 
Stromfluss deines digitalen Verbrauchers auf der parasitären 
Induktivität seines Masseanschluss bewirkt. Das ist es, was du mit den 
getrennten Masseflächen "eigentlich" vermeiden willst.

von Janko G. (masterheavy)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
masse schrieb:
> Leere Bereiche eines beliebigen (achtlosen) Designs mit einer
> Kupferfläche fluten ist sehr einfach, aber auch gnadenlos sinnlos.

NUN ja, wenn im erweiterten Sinn, auch schnelleres Ätzen und einfacheres 
Erstellen des Design (weil GND keine Leitungen braucht), dazu zählt, 
dann
ist es nicht ganz gnadenlos sinnlos.

wenn das dann noch mit der Physik, wenigstens halbwegs in Einklang 
gebracht werden kann, ohne große Störungen oder Kurzschlüsse zu 
verursachen, wäre ich sehr zufrieden.

Achim S. schrieb:
> Auf den ersten Blick sieht sie imho eher nach einer völlig zerfaserten
> Masseführung aus. Viele deiner Masse"inseln" sind nur über
> Mini-Leitungen auf der bottom-Lage überhaupt an das Massepotential
> angebunden - das wirkt nicht solide und niederimpedant.
>
> Aber der ... viel viel viel
>
Leider ist das meiste was du geschrieben hast, für mich eher 
Quantenphysik, aber was ich aus "parsitärer Induktivität" herausgooglen 
konnte ist, dass es sich scheinbar um Probleme im hochfrequenten Bereich 
handelt, der bei mir glaub ich, eher keine großen Einluss haben sollte 
(hoffe ich).

und was ich noch heraus gelesen habe ist - mach es bunt, dass hilft 
eventuell. Also hab ich die Bahnen mal nach Farbe getrennt:
grün ist analog, hellblau digital, rot 5V und braun GND

und die Verbraucher sind
12x - 5k Drehpotentiometer, 4x - 10k Drehpotentiometer

4x 6x6 Tactile Btn mit 10kOhm Widerstand
4x LED mit 220 Ohm Vorwiderstand

1x 4067 Multiplexer

8x 0 Ohm bridge

und alles, wie vielleicht schon klar ist, einseitig.

Wenn das aber auch für meine Schaltung völlig übertrieben und nutzlos 
ist, bin ich jederzeit bereit, Schritte zurück zu gehen und wieder eine 
Fläche
für besseres Ätzergebniss zu machen, oder das so zu lassen, weil die 
negativen Auswirkungen auf die Schaltung eher marginal sind...

von georg (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Janko G. schrieb:
> NUN ja, wenn im erweiterten Sinn, auch schnelleres Ätzen

Das ist barer Unsinn - die Ätzdauer ist von der Kupferdicke abhängig und 
nicht von der Grösse der Fläche.

Im übrigen sind Flächen ohne Potential nicht nur sinnlos, sondern 
schädlich, weil sie z.B. Übersprechen erhöhen statt zu erniedrigen - 
aber das sagt dir natürlich nichts, und bei einfachen Bastlerprojekten 
spielen solche Feinheiten auch keine Rolle.

Bei 98% solcher Projekte geht es auch nur darum dass die Leiterplatten 
geil aussehen, deswegen ist es erfolglos gegen elektrisch sinnlose 
Kupferflächen zu argumentieren, das ist hier im Forum einfach 
Mainstream.

Georg

von Janko G. (masterheavy)


Bewertung
0 lesenswert
nicht lesenswert
georg schrieb:
> Janko G. schrieb:
>> NUN ja, wenn im erweiterten Sinn, auch schnelleres Ätzen
> Das ist barer Unsinn - die Ätzdauer ist von der Kupferdicke abhängig und
> nicht von der Grösse der Fläche.

ich hatte wirklich das Gefühl es geht schneller. Das könnte aber 
vermutlich der Placebo-Effekt aus den vorher gelesenen Erfahrungen 
anderer gewesen sein.
Ein nicht zu vernachlässigender Fakt ist allerdings, dass Fe3Cl weniger 
Kupfer wegätzen muss, wieso sollte es also nicht auch schneller gehen...

> Im übrigen sind Flächen ohne Potential nicht nur sinnlos, sondern
> schädlich, weil sie z.B. Übersprechen erhöhen statt zu erniedrigen -
> aber das sagt dir natürlich nichts, und bei einfachen Bastlerprojekten
> spielen solche Feinheiten auch keine Rolle.

genau... das sagt mir nichts, wenn das allerdings doch Relevanz für
mein Bastler Projekt hat, höre ich gerne zu und versuche mein 
möglichstes
es zu verstehen.

> Bei 98% solcher Projekte geht es auch nur darum dass die Leiterplatten
> geil aussehen, deswegen ist es erfolglos gegen elektrisch sinnlose
> Kupferflächen zu argumentieren, das ist hier im Forum einfach
> Mainstream.
>
> Georg

Na zum Glück bin ich ja nicht Mainstream. Ich denke aber Deine
Vorverurteilung basiert auf der Erfahrung die Du hier mit anderen
"Quereinsteigern" gemacht hast und das ist auch gar nicht schlimm,
das kann ich nachvollziehen.
Allerdings verstehe ich nicht, wieso das Aussehen der Leiterplatte
eine Rolle spielen soll, wenn die Platine doch nachher in einem
Gehäuse steckt, wo man sie sowieso nicht sieht..
klar muss ich auch zu geben, dass ich meine erste Platine, mit
sauber geätzten 0.4er Bahnen auch ziemlich geil finde, aber eher
weil sie eben zu der gebügelten vor-Variante saubere Linien und
wenig Unregelmäßigkeiten hat.

ok, nun also back2Topic, was genau hat es mit diesem überhöhtem 
Übersprechen aus sich ?

von georg (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Janko G. schrieb:
> ok, nun also back2Topic, was genau hat es mit diesem überhöhtem
> Übersprechen aus sich ?

Das ist eigentlich leicht zu verstehen: nehmen wir an, 2 Leiterbahnen 
haben einen Abstand von 2 mm, da wird das Übersprechen sehr gering sein 
(Übersprechen: was vom Signal auf Leitung A in Leitung B eingekoppelt 
wird).

Füllst du den Zwischenraum mit Kupfer und stellst den Parameter für den 
Abstand auf 0,1 mm, so verringert sich der effektive Abstand zwischen 
den Leitungen auf 0,2 mm, der Rest ist ja mit leitendem Kupfer gefüllt. 
Ist das mit GND verbunden, so wird das Übersprechen verringert, weil die 
GND-Fläche als Abschirmung wirkt. Lässt man diese Fläche aber frei 
floaten, überbrückt sie den grössten Teil des Abstands, so dass die 
Verhältnisse sind wie bei Leiterbahnen im Abstand von 0,2 mm, was viel 
viel mehr Übersprechen ergibt als die ursprünglichen 2 mm. Praktisch 
wirkt die unverbundene Kupferfläche als Teil-Kurzschluss. Daher die 
Behauptung, dass frei floatende Kupferflächen nicht nur sinnlos, sondern 
schädlich sind.

Dabei ist eine ganz andere Frage, wie gross das Übersprechen tatsächlich 
ist und ob es stört - so ganz allgemein kann man sagen, dass es bei 
Digitalsignalen nicht stört solange die Umschaltschwellen nicht 
überschritten werden, während bei analogen Messsignalen das Übersprechen 
so gering wie möglich sein muss, jedenfalls unter der Messauflösung. Das 
ist in jedem Fall viel weniger als bei digitaler Übertragung. Und 
grundsätzlich sollte man solche Fehlermargen nicht bis zum Maximum 
ausreizen, schon weil es ja noch andere Fehlereinflüsse geben kann.

Georg

von Achim S. (Gast)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Janko G. schrieb:
> und die Verbraucher sind
> 12x - 5k Drehpotentiometer, 4x - 10k Drehpotentiometer
>
> 4x 6x6 Tactile Btn mit 10kOhm Widerstand
> 4x LED mit 220 Ohm Vorwiderstand

Na denn: ich geh mal davon aus, dass z.B. die 10kOhm Schiebewiderstände 
nicht einfach dazu da sind, Leistung zu verheizen. Sondern dass sie als 
Signalteiler fungieren und das Signal am Schleifer des Schiebepotis 
irgendwo weiter verwendet wird (z.B. auf den Eingang eines ADC gegeben). 
Dann ist die relevante Frage: wie stark unterscheiden sich das 
GND-Signal zwischen dem ADC-Eingang und zwischen dem Fußpunkt des 
Schiebers - denn dieser GND-Unterschied addiert sich als Fehler zu dem 
Wert, den dein ADC einliest.

Also schau dir an, wie die GND-Verbindung vom Poti zum ADC-Eingang ist, 
wie viel Strom (Gleichstrom oder hochfrequente Schaltflanken) über diese 
GND-Verbindung fließen und welchen Spannungsabfall du dadurch bekommst. 
Am einfachsten bekommst du das, wenn du von beiden Stellen die 
GND-Verschiebung hin zum "zentralen Massepunkt" betrachtest.

Wenn die aufsummierte GND-Verschiebung für deine Anwendung irrelevant 
klein ist, kannst du sie ignorieren. Wenn nicht, musst du an einer 
besseren GND-Verbindung arbeiten.

Wo bei dir der zentrale Massepunkt sein soll kann ich in deiner 
Zeichnung weiterhin nicht erkennen. Ich habe mal versucht zu erraten, wo 
du die Versorgungsspannung auf die Platine bringst (JPB01) und dann 
einzuzeichnen, welchen Weg der Strom von dieser GND-Zuführung der 
Platine hin zum MUX nehmen muss. Ich nehme mal an, dass der MUX mit 
diesem seltsamen Pinout auf einem Breakout-Board sitzt, oder?

Die gelbe Linie zeigt den vermuteten Weg des GND-Stroms für die 
Versorgung deines MUX, die grüne Linie zeigt eine vermutete 
GND-Anbindung eines Steuerpins des MUX. Es ist ziemlich offensichtlich, 
dass die gelbe Verbindung nicht solide ist (nicht direkt, nicht 
niederimpedant, nicht entkoppelt von der GND-Verbindung anderer 
Verbraucher), oder?

von Andreas R. (andir)


Bewertung
0 lesenswert
nicht lesenswert
georg schrieb:
> Ist das mit GND verbunden, so wird das Übersprechen verringert, weil die
> GND-Fläche als Abschirmung wirkt.

Mit der Aussage bin ich nicht wirklich glücklich.

Der weit verbreitete Irrglaube dass GND der heilige Gral der 
verschwindenden Störungen sei, ist nicht und nicht wegzubringen.

Tatsache ist dass sich die Störungen natürlich auch auf GND ausbreiten.
Warum denn auch nicht?
Der Phsyik ist es sch*** egal wie der Designer eine Leitung oder ein 
Signal benennt.
Kupfer ist Kupfer.
Nahes Kupfer ist nahes Kupfer.
Die Störungen werden daher nicht abgeschirmt, sondern breiten sich 
natürlich auch auf GND aus.
Treffen diese Störungen dann auf ach so toll geflutete Flächen, mit 
unzähligen freien Enden und Stichleitungen kommt es zu weiteren 
Störungen durch Reflexionen - Stichwort freischwingende Antennen.
Mit der 'tollen' Nebenwirkung dass damit die ganze Stromversorgung 
'versaut' wird.

Mit anderen Worten: Unsauber geflutete Flächen mit zu geringem Abstand 
zu anderem Kupfer sind ein Bonusspiel für Probleme, gespielt über die 
Bande der Stromversorgung.

Wenn ich in dem besprochenen Design die vielen eng aneinander 
gekuschelten Leitungen sehe, frage ich mich nur: warum zum Teufel macht 
man sowas?
Weils hübsch und 'elegant' aussieht?
Egal, ist einfach sch***.
Grund wie oben: Nahes Kupfer ist schlecht.
Also mindestens 3 fache Leitungsbreite Abstand halten.

GND und VCC für Analog und Digital zu trennen halte ich übrigens auch 
für eine schlechte Idee und lasse mich ebenfalls gerne steinigen für 
diese Aussage ;)

Sorgt lieber für eine solide und gute Leitungsführung der 
Stromversorgungsleitungen und verzichtet auf diesen Voodoo...
(Disclaimer: Es mag einige wenige, ganz spezielle Anwendungen geben wo 
es trotzdem notwendig und gut ist, aber sicher nicht in diesem Fall.)

von Janko G. (masterheavy)


Bewertung
0 lesenswert
nicht lesenswert
Ok, das ist jetzt erstmal eine Menge Input, den ich verarbeiten muss.
Somit erstmal danke für Hilfe, gibt einiges zu überarbeiten.

Auf zwei Dinge will ich allerdings noch kurz eingehen

Andreas R. schrieb:
> Wenn ich in dem besprochenen Design die vielen eng aneinander
> gekuschelten Leitungen sehe, frage ich mich nur: warum zum Teufel macht
> man sowas?
> Weils hübsch und 'elegant' aussieht?
> Egal, ist einfach sch***.

Ich hab mich zum einen, daran orientiert wie industriell-gefertigte 
Platten
aussehen. Da bei denen die Bahnen auch in den meisten Fällen zu bündeln
zusammengeführt werden und dann über die Platte bis zum nächsten
Platinenverbinder, Multiplexer etc. wandern. Zum anderen wollte ich die 
Wege
unter den Brücken möglichst klein halten, um auch die Brücken so klein 
wie
möglich zu machen, da ja nicht viel Platz zur Verfügung steht, wenn man
nicht SMD benutzt.

3 fache Leitungsbreite Abstand muss ich dahingehend dann mal 
ausprobieren
und die Kuschelecken auf ein Minimum reduzieren. Dabei vermute ich, das 
du
zwischen allen Bahnen untereinander und auch zu vorhanden Groundplanes
meinst, richtig ?


georg (Gast)22.06.2020 16:54 schrieb:
>Dabei ist eine ganz andere Frage, wie groß das Übersprechen tatsächlich
>ist und ob es stört -

achim schrieb:
>Also schau dir an, wie die GND-Verbindung vom Poti zum ADC-Eingang ist,
>wie viel Strom (Gleichstrom oder hochfrequente Schaltflanken) über diese
>GND-Verbindung fließen und welchen Spannungsabfall du dadurch bekommst.
>Am einfachsten bekommst du das, wenn du von beiden Stellen die
>GND-Verschiebung hin zum "zentralen Massepunkt" betrachtest.

könnte man das eventuell Messen bevor man die Platte macht? Also 
virtuell
als Simulation? Oder muss man erst eins, zwei, fünf Prototypen fertig
stellen um sich dann dem gewünschten Ergebnis anzunähern ...

von georg (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Janko G. schrieb:
> könnte man das eventuell Messen bevor man die Platte macht? Also
> virtuell

Es gibt solche Software, aber die ist nicht umsonst, sie würde dich 
soviel kosten dass du jahrelang Musterleiterplatten bestellen kannst. 
Ausserdem ist das auch mit Arbeit verbunden, denn sowas wie Übersprechen 
(und alles mögliche andere aus dem EMV-Bereich) kann nur mit konkreten 
Leiterbahnen berechnet werden, m.a.W. man braucht zuerst mal ein 
fertiges Layout, und dazu noch Spezifikationen der Signale in einer 
Form, die die Software versteht.

Georg

von georg (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Andreas R. schrieb:
> Mit der Aussage bin ich nicht wirklich glücklich.

Ich hoffe wir sind uns wenigstens darüber einig, dass eine GND-Fläche 
immer noch besser ist als eine frei floatende. Allerdings setzt sich 
diese Ansicht hier im Forum wohl nicht durch, da gilt einfach jeder 
freie Quadratmillimter muss mit Kupfer gefüllt werden. Und wenn man 
elektrische Einwände dagegen hat kommt das alles schlagende Argument 
dass Ätzmittel eingespart wird.

Georg

von Achim S. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Janko G. schrieb:
> könnte man das eventuell Messen bevor man die Platte macht? Also
> virtuell
> als Simulation?

Theoretisch ja (wie Georg geschrieben hat mit teurer Software). Faktisch 
ist das für dein Design, das - soweit ich es erkennen kann - nur 
DC-Spannungen aus Spannungsteilern erzeugt und dieser über einen MUX 
schickt - ein völlig überzogener Ansatz. Auch dieser Diskussionsthread 
hier ist für dein Design eigentlich übertrieben und unnötig. Aber wenn 
er dir hilft, bei zukünftigen anspruchsvolleren Designs auf stabile 
Masseverbindeungen zu achten, dann hat er sich trotzdem gelohnt ;-)

von Andreas R. (andir)


Bewertung
0 lesenswert
nicht lesenswert
Janko G. schrieb:
> 3 fache Leitungsbreite Abstand muss ich dahingehend dann mal
> ausprobieren
> und die Kuschelecken auf ein Minimum reduzieren. Dabei vermute ich, das
> du
> zwischen allen Bahnen untereinander und auch zu vorhanden Groundplanes
> meinst, richtig ?

Ja, richtig.

Wobei ich mich gegen den Begriff 'Groundplane' in diesem Kontext wehre.
In meinem Umfeld wird als Plane ausschließlich eine möglichst 
durchgehende Innenlage einer mehrlagigen Leiterplatte bezeichnet.
Das was du als Plane bezeichnest läuft bei mir unter den Namen 'filled 
area', 'solid region' oder 'polygon'.
Planes sind gut und wichtig, alle anderen Konstrukte sind in der Regel 
bis auf wenige Ausnahmen nicht gut und zu vermeiden.

Wann würde ich großflächige Kupferflächen auf den Aussenlagen bauen:
* Thermische Koppelung von Bauteilen aka Thermalpads.
Ansonsten nur in speziellen Anwendungen (Vakuum, strahlungsbelastete 
Umgebung):
* Zur Wärmeableitung aus den Innenlagen nach aussen.
* Zur Abschirmung von innenliegenden Leitungen.

In allen anderen Fällen stehen diese Konstruktionen auf der roten Liste.

von Andreas R. (andir)


Bewertung
0 lesenswert
nicht lesenswert
georg schrieb:
> Ich hoffe wir sind uns wenigstens darüber einig, dass eine GND-Fläche
> immer noch besser ist als eine frei floatende.

Keine Frage, das ist wohl der schlimmste Fall.
Ich hatte schon Fälle die wegen einem Logo, ausgeführt in nicht 
angebundenem Kupfer, durch die EMV Prüfung gefallen sind.

> Allerdings setzt sich
> diese Ansicht hier im Forum wohl nicht durch, da gilt einfach jeder
> freie Quadratmillimter muss mit Kupfer gefüllt werden. Und wenn man
> elektrische Einwände dagegen hat kommt das alles schlagende Argument
> dass Ätzmittel eingespart wird.

Ja leider, die heiligen, ach so schön gefluteten freien Flächen.
Bei Leiterplatten die wir überarbeiten müssen, fliegen diese schon mal 
als erstes aus dem Design.
Noch nie mit negativen Auswirkungen.
Außer bei den Layoutern, die das erst mal verarbeiten müssen ;)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.