Vivado MMCM VDHL Instanz erzeugen

[Michael (Gast)]

Hallo Leute,

bisher habe ich immer mit ISE 14.7 gearbeitet. Nun möchte ich mal den 
neuen Artix 7 FPGA ausprobieren und habe hierzu den VIVADO 2020.1 
installiert. Nun habe ich ein Projekt erstellt und unter den 
Projekteinstellungn VHDL ausgewähl.

Als nächste habe den IP-Core Generator gestartet und den IP-Core MMCM 
gewählt. Dort habe ich alles konfiguriert und dann auf OK geklickt. 
Anschließen erscheint das XCI-File in meinem Projekt. Jetzt möchte ich 
den Core verwenden. Normalerweise kenne ich das so das es dann einen 
VHDL-Wrapper gibt und ich somit die Instanz benutzen kann. Jedoch gibt 
es nur einen Verilog-Wrapper mit dem ich mich leider nicht besonders gut 
auskenne.

Wie kann ich den konfigurierten IO-Core denn jetzt verwenden?

[Burkhard K. (buks)]

Dafür wäre das Forum "FPGA, VHDL u. Co" ein geeigneterer Ort. Vielleicht 
könnte ein Admin Deinen Beitrag entsprechend verschieben?

Übrigens: Bestimmte Artix-7 Varianten (XC7A100T/XC7A200T) werden von ISE 
14.7 unterstützt.

[Kanzelbeleuchter (Gast)]

Vielleicht suchst du nur falsch, such mal nach *.vho.
Eventuell muss am IP-Generator trotz der projektsetting nochmals vhdl 
ausgewählt werden.

Anonsten hatten wir diese Frage erst vor kurzem schon Mal:

Beitrag "Vivado MMCM VDHL Instanz erzeugen"


Also Thread_besser_nicht_verschieben