[LTspice] AC-Analyse bei "spätem" Steady State?

Danke für den Hinweis - ändert aber nichts am Grundproblem.

Sieht für mich so aus, als ob die AC-Analyse mit den Eingängen U1 an der 
oberen Spannungsversorgung gerechnet wird; OpAmp also am Anschlag.

Was sollen denn die 10GigaOhm Widerstände?? Willst du links die Kapsel 
simulieren? Die Schaltung um U1 sieht auch komisch aus.

Man simuliert NACH dem Mikro!

Im Buch finde ich die Schaltung auch nicht, weder auf Seite 480 noch auf 
der korrigierten Zählweise der Seiten.

Also so wird das nix!

Seltsame Schaltung.

.ic V(n006)=15

Probiers lieber mal aus...

strg-F benutzen bzw. U1 Minuseingang

hinz schrieb:
> In meinem auf Seite 336, Kapitel 13. Ist aber ziemlich schlecht zu
> lesen.
2. Auflage 2015, Abb. 17.7, S. 480

hinz schrieb:
> Nimm mal reale Transistoren, nicht die 08/15-Idealdinger, für JFET und
> PNP.
Der JFET ist real, im Original steht da allerdings "J905" - zu dem ich 
im Web Null Informationen finde, deswegen durch vorläufig durch einen 
2N4416 ersetzt. Je nach Drainstrom dauert es etwas länger bis die 
Kondensartoren geladen sind. Der PNP ist im Original ein 2SB737 der sich 
wohl durch einen sehr niedrigen Rb auszeichnet. Hab auch schon andere 
PNPs ausprobiert.

Abdul K. schrieb:
> Die Schaltung um U1 sieht auch komisch aus.
Bootstrapping des JFETs: "The drain of Q1 (U1) is bootstrapped via C3 to 
prevent local feedback of the JFET ... from reducing the input 
impedance."

Noch einmal:  das Problem ist die AC-Analyse, die ganz offensichtlich 
nicht mit den richtigen steady-State Werten rechnet. Stage 2 könnte man 
auch ganz weglassen, Transistortypen spielen nur marginal eine Rolle; 
das Problem lässt sich mit vielen möglichen Typen reproduzieren. Das die 
Schaltung wie vorgesehen funktioniert, zeigt die Transienten-Darstellung 
nach ca. einer halben Sekunde.

Und worauf willst du hinaus? Der Autor von LTspice hat ADI verlassen und 
arbeitet an einem neuen SPICE. Fraglich, ob bei ADI noch Fehler 
berichtigt werden.
Aus meinen Beobachtungen heraus, bauen die nur noch neue Modelle für 
LTspice. Das eigentliche LTspice wird nicht mehr angefasst.


Außerdem verstehe ich die Schaltung um U1 nicht. Habe auch keine Lust 
das Buch darüber zu befragen, denn es erscheint mir als bizarre 
Schaltungsidee. Ein Eingangs-JFET, der zwischen Minuseingang und Ausgang 
arbeitet, und dem ein Kompensationsnetzwerk parallel geschaltet ist. 
Sowas habe ich noch nie gesehen. Das wäre ja eher eine 
Verstärkungsregelung.

Was mißt du denn in der realen Schaltung?

Abdul K. schrieb:
> Man simuliert NACH dem Mikro!
Wenn ich einen JFET-Verstärker simuliere, dann brauche ich dessen 
Gate-Source-Spannung - und die wird num mal über R2 (10Gig) eingestellt. 
R1 könnte ich für die Simulation allein tatsächlich weglassen, aber wozu 
- damit der nächste Beitrag darauf hinweist, dass die Kapsel keine 
Vorspannung hat?

Abdul K. schrieb:
> Ein Eingangs-JFET, der zwischen Minuseingang und Ausgang
> arbeitet, und dem ein Kompensationsnetzwerk parallel geschaltet ist.
Genau deswegen wollte ich die Schaltung ja simulieren. Herr Self 
präsentiert sich selbst zumindest als recht kompetent.

Abdul K. schrieb:
> Und worauf willst du hinaus?
Wozu postet man in einem Forum? Vielleicht kennt jemand das Problem 
bereits -  oder weiss eine mir noch nicht bekannte Möglichkeit, der 
Simulation auf die Sprünge zu helfen? Z.B. DC-Werte auf bestimmten 
Netzen vorgeben? Oder sonstwie festlegen, wann der steady-State erreicht 
ist?

Abdul K. schrieb:
> Was mißt du denn in der realen Schaltung?
Das kann ich Dir sagen, sobald ich sie aufgebaut habe. Wenn ich jetzt 
noch wüsste, welchen JFET ich statt des ominösen "J905" nehmen sollte, 
wäre das genial. (Hab noch ein paar 2SK170 bzw. 2SK2394-6 rumliegen).

Wenn man R7 auf 1M reduziert, findet LTspice gar keine Lösung mehr. Das 
ist schon extrem verdächtig.


Wenn man den JFET entfernt oder durch einen Kurzschluß ersetzt, gibt es 
auch keine sinnvolle Lösung, denn beide Varianten laufen gegen +.

Bei U1 ist der Minuseingang einfach immer etwas negativer als der 
Pluseingang. Da eine direkte DC-Rückkopplung fehlt, läuft der Ausgang 
von U1 immer gegen +. Punkt.

hinz schrieb:
> J309? Ist ja wirklich kaum zu erkennen.

Ist in meiner Ausgabe (2015) ist es eindeutig ein "J905". Könnte 
natürlich aus einer früheren Ausgabe falsch abgepinselt worden sein - 
ich nehme an, Deine ist älter? (Sehe gerade, es gibt seit April eine 3. 
Ausgabe). Der J309 ist ein HF-JFET mit 12 bis 30mA Id.

Abdul K. schrieb:
> Wenn man R7 auf 1M reduziert, findet LTspice gar keine Lösung mehr. Das
> ist schon extrem verdächtig.
Jepp! - und wenn man ihn noch weiter reduziert (z.B. 470k) dann klappt 
es plötzlich mit dem Source-Folger :)

Zusammen mit dem Hinweis von hinz oben vermute ich inzwischen, dass sich 
beim Abschreiben des alten Plans für die zweite Auflage einige Fehler 
eingeschlichen haben. Dank an Euch beide - jetzt kann ich heute Abend 
doch noch beruhigt schlafen gehen ;-)