Ich möchte einen Linear-Regler durch einen Step-Down-Regler ersetzen, habe solche aber noch nie in einem Projekt verwendet. Vermutlich ist das auch gar nicht so einfach. Im Prinzip kommen ein BD91* von Rohm, ein TPS6205x von TI oder ein ADP2370* von Analog Devices in Frage. Ich bevorzuge den von Rohm, weil er am wenigsten Bauteile benötigt. Das Rohm-Datenblatt enthält ein grobes Schema (Bild 1), aber kein Layout. Solche findet man aber bei TI (Bild 2) und AD (Bild 3). Das TI-Layout könnte ich wohl frei Schnauze auf den Rohm übertragen, aber das AD-Layout hat sogar noch Längenangaben (und undefinierbare Blobs, die mglw. Vias darstellen sollen). Sind die Dimensionen wirklich so kritisch? Oder kann ich das TI-Layout als Grundlayout für den Rohm übernehmen? (Ich könnte natürlich einfach den TI-Regler verwenden, aber für den ist das TI-Layout gar nicht vollständig.) Vielleicht hat ja auch jemand ein weiteres Beispiellayout für mich, oder sonstige Tipps.
Lars schrieb: > Sind die Dimensionen wirklich so kritisch? Natürlich nicht, das geht ja nicht um Gigahertz hier. Du musst dir angucken, wo (Impuls-)Ströme lang fließen und dann Spannungsabfälle verursachen können. Ungünstig beim Rohm-Pinout ist, dass die Eingangsspannung nicht direkt neben dem zugehörigen GND liegt, sondern noch die Ausgangsspannung dazwischen ist. Das macht das Platzieren des Abblock-Cs schwieriger. Du musst einen mechanisch großen C nehmen und die Ausgangsspannung drunter durch "fädeln", oder du musst dafür die Lage wechseln. Beides nicht so gut. Der TI-Regler ist da sinnvoller "gepinnt". Die Verbindung von Pin 4 und 5 sollte "stromlos" sein, also weder Ein- noch Ausgangsstrom fließen darüber, denn sie ist ja offenbar für die Rückkopplung der Regelspannung da.
So kritisch wie im Analog Devices Layout gezeichnet ist das ganze nicht. Im Endeffekt hast du bei Schaltreglern mehrere Stromschleifen, diese sollten so kurz wie möglich sein und. Der Vorteil der Layoutempfehlungen ist, dass das Layout schon mal getestet wurde, das bedeutet aber auch nicht automatisch, das sie optimal sind. Wenn du die Empfehlungen befolgst, ist die Wahrscheinlichkeit aber sehr hoch, das ein EMV-gerechtes Design dabei rauskommt. Zu dem Thema kann ich dir auch die Seite von Lothar empfehlen: http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler Bei meinem aktuellen Projekt verwende ich mehrere TPS54140 zum erzeugen der benötigten Spannungen, im Datenblatt ist das Beispiellayout relativ schön gezeichnet.
> Sind die Dimensionen wirklich so kritisch? Die Dinge schalten schon um 1Mhz rum. Damit kann ein schlechtes Layout dir schon den Radioempfang versauen. Aber natuerlich, wenn du nur fuer dich was bastelst und keinen EMV-Test machen musst dann wird es nicht ganz so streng sein. > Vielleicht hat ja auch jemand ein weiteres Beispiellayout für mich, Malen nach Zahlen macht keine Kuenstler. Du solltest einmal verstehen warum ein Layout so ist wie es ist. Dann kannst du auch mal davon abweichen. > oder sonstige Tipps. Waehle den Baustein folgendermassen aus: 1. Er muss fuer dich verfuegbar sein. Das gilt eventuell auch fuer die Spule. :) 2. Das Datenblatt und die Applikation sollten moeglichst gut sein. Du musst die Dimensionierung verstehen. 3. Verschwende beim Layout ein paar Gedanken an die Loetbarkeit. Deine ICs brauchen eine gute Anbindung an Masse ueber ihr unteres Pad. Falls du nicht mit Heissluft loeten willst ist es hilfreich neben dem IC etwas im Loetstop freizustellen mit dem du Loetzinn unter dem IC schmelzen kannst. Olaf
Vielen Dank für die Infos. Ich habe mich dann doch für den TI-Regler entschieden. Allerdings benötige ich die Batterieüberwachung nicht. Laut Datenblatt soll man in diesem Fall die Pins LBI/LBO einfach mit GND verbinden bzw. offen lassen. Kann ich dann auch die entsprechenden Widerstände (R4-R6) weglassen, oder soll bei LBO quasi das offene Ende mit GND verbunden werden (aber was wäre mit LBI)?
Lars schrieb: > Laut Datenblatt soll man in diesem Fall die Pins LBI/LBO einfach mit GND > verbinden bzw. offen lassen. Beantwortet diese "Typical application schematic" nicht deine Frage? ;-)
:
Bearbeitet durch Moderator
In dem Fall kannst Du R4, R5 und R6 weglassen. LBI ist ein logischer Eingang und muss daher auf GND gelegt werden. Sonst würde der Eingang "in der Luft" hängen. LBO ist ein Ausgang. Den kannst Du offen lassen oder auch auf GND legen.
> Beantwortet diese "Typical application schematic" nicht deine Frage? ;-)
Haha, das Schema auf Seite 1 habe ich glatt übersehen! :-D
So weit, so gut, allerdings erwähnt das Datenblatt nicht, ob Thermal Reliefs erlaubt sind. Ohne dürften die Bauteile schwer zu verlöten sein. (Im User Guide sind manche Cs mit und manche ohne Relief eingezeichnet.) Ohne Thermal Reliefs läßt KiCAD einen winzigen Spalt zwischen Pour und Pin. Ist das jetzt nur ein Anzeigeproblem, oder besteht da wirklich keine Verbindung (wegen der Form des Pours tippe ich auf Letzteres)?
Ich sehe gerade, dass auch mit Relief ein kleiner Spalt zwischen Pour und Pin bleibt.
René F. schrieb: > Zu dem Thema kann ich dir auch die Seite von Lothar empfehlen: > > http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler Die prinzipiellen Vorgänge sind auf der Seite gut erklärt, die SChaltung ist gut aufgebaut, aber m.E. ist noch nicht die richtige Konsquenz daraus erläutert. Auf dem zweiten Bild sind dort die relevanten Strompfade zunächst richtig identifiziert. Diese beiden Strompfade beschreiben den Lade- und den Entladevorgang der Drossel. Die Drossel versucht den Strom konstant zu halten, daher ist aus funktioneller Sicht ihr Anschluss unkritisch und könnte beliebig lang sein, da lange Leitungen ebenfalls induktives Verhalten zeigen, wenn sie ausreichend Abstand halten. (Einzig aus EMV-Sicht sollte das getaktete Signal zur Drossel nicht zu weit laufen) Ein paar Bilder weiter wird der "Recovery-Pfad" gezeigt. Dieser Pfad bildet die Differenz der ersten beiden Pfade und wird auch Kommutierungskreis genannt. In diesem Kreis wird der Strom durch den Regler umgeschaltet. Hier dürfen keine nennenswerten Induktivitäten vorhanden sein. Die würden sonst Überspannungen induzieren, welche die Halbleiter gefährden können. Also kurz: Der Kreis vom Eingangskondensator durch den Schaltregler bis zur Freilaufdiode und zurück via GND muss so klein wie möglich ausgeführt werden. Dieser Kommutierungskreis ist auch wesentlich für die EMV. Rund um einen Schaltregler sind ansonsten Masseflächen eine gute Idee, mit zwei Einschränkungen: - Der Regler sollte zusammen mit seinem Ein- und Ausgangskondensator eine eigene Massefläche haben, die mit dem GND der Rest-Elektronik idealerweise nur an einem Punkt verbunden ist. - Das getaktete Signal (Reglerausgang über Freilaufdiode bis zum Anschluss der Drossel) sollte nicht auf der Massefläche liegen. Bei kleinen Spannungen <12V mag dies ohne Bedeutung sein, Bei Reglern an höheren Spannungen entstehen zwischen diesem Signal und Kupferflächen kapazitive Ströme, die hohe Schaltverluste und EMV-Probleme mit sich bringen. Diese Ströme können deutlich höher sein als die beschriebenen Recovry-Effekte.
Bernie B. schrieb: >> Zu dem Thema kann ich dir auch die Seite von Lothar empfehlen: >> http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler Ganz ehrlich, mit dieser Seite kann ich nicht so viel anfangen. Die Ströme werden gut erklärt, aber meine Schaltung hat gar keine Diode! Das zweiseitige Layout finde ich auch sehr unübersichtlich, man sieht kaum, was mit was verbunden ist. Außerdem hat ja TI ein Layout empfohlen (siehe ganz oben, mittleres Bild). Natürlich kann ich die Bauteile noch etwas Richtung Regler schieben und die Flächen kleiner machen; die Kondensatoren sind auch größer (1206) als eingezeichnet. (Die anderen Lagen habe ich hier weggelassen.)
Naja der Strom ist nicht sehr hoch, da bekommst du kleine SMD Spulen und die 10 uF und 22 uF gibt es auch in 0805. Am Ausgang könntest du auch 2x 0603 nehmen um eine geringere ESR zu erreichen. Kannst du mal einen Schaltplan anhängen? Dann würde ich einen Vorschlag machen. Thermals würde ich da nicht nutzen. Ja, ist schlechter zu löten, aber mit Heißluft kein Problem. Zu der Darstellung mit dem Spalt: Exportiere das mal als Gerber und guck das Ergebnis an.
:
Bearbeitet durch User
Gustl B. schrieb: > Kannst du mal einen Schaltplan anhängen? Dann würde ich einen Vorschlag > machen. Der hängt oben am Post vom 09.07. um 16:26 Uhr. Ich habe aber nochmal die vereinfachte Variante angehängt. > Thermals würde ich da nicht nutzen. Ja, ist schlechter zu löten, aber > mit Heißluft kein Problem. Danke, das ist mal eine Ansage. > Zu der Darstellung mit dem Spalt: Exportiere das mal als Gerber und guck > das Ergebnis an. Laut Kicad-Forum ist das ein "Feature", was man extra ausschalten muss, also ist der Fall gelöst.
Lars schrieb: > Der hängt oben am Post vom 09.07. um 16:26 Uhr. Den hatte ich gesehen, aber so wir der aussieht hielt ich ihn für einen Screenshot aus dem Datenblatt, sorry. Ja gut da kannst du die Layoutempfehlung nachbauen.
:
Bearbeitet durch User
Gustl B. schrieb: > Den hatte ich gesehen, aber so wir der aussieht hielt ich ihn für einen > Screenshot aus dem Datenblatt, sorry. Äh, damit wir uns nicht mißverstehen: Das neue Layout ist auch aus dem Datenblatt, aber Batterie- und Spannungsüberwachung sind deaktiviert und auf GND gesetzt. Mein Layout ist hier angehängt; ich hoffe, die beiden ähneln sich! :-) Und mit Layout-Empfehlung meinst Du das rote Layout im ersten Post?
Ah OK. Ja das meine ich. Das sieht doch vernünftig aus. Ich finde zwar das Package nicht Optimal, also jeweils nur ein so dünner Pin für Vin und SW und verstehe nicht wieso die Pins 3 und 10 nicht unter dem Package verbunden sind, aber kann man wohl verwenden. Welchen Strom und welche Spannung brauchst du denn?
Lars schrieb: > Laut Kicad-Forum ist das ein "Feature", was man extra ausschalten muss, > also ist der Fall gelöst. Das Problem dürfte wohl eher sein, dass die Clearance der Fläche zu groß ist. Die Fläche kann Pad 10 nicht kontaktieren, weil sie dann zu nah an Pad 9 kommen würde. KiCAD wählt leider als Default die Clearance unnötig groß (0,5mm). Wenn du da etwas kleineres einträgst (z.B. 0,25mm) sollte die Fläche das Pad kontaktieren ohne dass der kleine Spalt da bleibt.
Lars schrieb: > Ich sehe gerade, dass auch mit Relief ein kleiner Spalt zwischen Pour > und Pin bleibt. Dann stimmt da irgendwas noch nicht. Ist die Füllfläche deine einzige Anbindung an das Pin? Normalerweise zeichnet man immer erstmal Leiterzüge (und stellt damit die komplette Konnektivität her) und füllt erst am Ende. Kann es sein, dass deine Füllflächen nicht auf das passende Potenzial definiert worden sind?
Gustl B. schrieb: > Welchen Strom und welche Spannung brauchst du denn? Von 5V bzw. 9V (zwei versch. Schaltungen) auf 3.3V bei 0.8 A max. (Nicht wundern, mußte mich heute anmelden?!)
Gruselfrosch schrieb: > Das Problem dürfte wohl eher sein, dass die Clearance der Fläche zu groß > ist. Die Fläche kann Pad 10 nicht kontaktieren, weil sie dann zu nah an > Pad 9 kommen würde. Ich habe die Clearance der Zone auf 0 gesetzt. Da hat sich ein bißchen was bewegt (an einer anderen Stelle im Layout), aber leider ist noch immer kein Kontakt. So wie es jetzt ist, sollte die Zone doch weit genug von Pin 9 entfernt sein (man sieht die Clearance des Pins ja als Oval). Jörg W. schrieb: > Ist die Füllfläche deine einzige Anbindung an das Pin? Normalerweise > zeichnet man immer erstmal Leiterzüge (und stellt damit die komplette > Konnektivität her) und füllt erst am Ende. Ja, ist sie. Ich will die Layout-Empfehlung von TI nachbauen, da sind die Zonen auch direkt mit VIN bzw. GND verbunden. > Kann es sein, dass deine Füllflächen nicht auf das passende Potenzial > definiert worden sind? Nein, ist beides GND. ... Verflixt! Bei dem Screenshot oben war die Clearance der Fläche nicht 0, und die andere Fläche, wo ich die Clearance auf 0 gesetzt habe, konnte das Pad wegen der Minimalbreite der Fläche nicht erreichen. Jetzt klappt es aber. Manchmal sitzt das Problem doch vor der Tastatur! :-)
Lars schrieb: > aber meine Schaltung hat gar keine Diode Sie ist da. Finde sie. Könnte sein, dass sie im IC untergebracht und durch einen Mosfet zum "aktiven Gleichrichter" umgebaut wurde. > Außerdem hat ja TI ein Layout empfohlen (siehe ganz oben, mittleres Bild). Ich habe schon einige Fehler in Datenblättern gefunden (erst letzte Woche wieder einen). Wenn man die Grundlagen für so ein Layout kennt, dann kann man die Tauglichkeit so eines Vorschlags selber beurteilen und abschätzen, ob und wo man davon abweichen darf. Besonders bei so einem kleinen MHz-Biest von Schaltregler sollte man sich vorneweg die Zeit dafür nehmen. Sonst muss man sich die Zeit hinterher nehmen... ;-) Aber generell sieht das von TI vorgeschlagene Layout soweit gut aus. Im Besonderen, weil der Schaltregler vom Chipdesign tatsächlich sogar für ein einseitiges Layout geeignet wäre. Bernie B. schrieb: > Die prinzipiellen Vorgänge sind auf der Seite gut erklärt, die SChaltung > ist gut aufgebaut, aber m.E. ist noch nicht die richtige Konsquenz > daraus erläutert. Richtig, mit den zunehmenden Frequenzen der Schaltregler muss auch auf den Switchnode und die kapazitive Auskopplung von dort geachtet werden. Deisen Aspekt werde ich bei Gelgenheit mal einfließen lassen.
:
Bearbeitet durch Moderator
Lothar M. schrieb: >> aber meine Schaltung hat gar keine Diode > Sie ist da. Finde sie. Könnte sein, dass sie im IC untergebracht und > durch einen Mosfet zum "aktiven Gleichrichter" umgebaut wurde. Ja, ich meinte externe Diode, wie auf Deinen Schaltbildern. Laut internem Blockdiagram gibt es zwei MOSFETs, wie Du gesagt hast. > Aber generell sieht das von TI vorgeschlagene Layout soweit gut aus. Im > Besonderen, weil der Schaltregler vom Chipdesign tatsächlich sogar für > ein einseitiges Layout geeignet wäre. Das beruhigt mich. Ich werde das Layout jetzt so wie oben verwenden, die Dimensionen der Fläche werde ich aber noch anpassen. Ein Dankeschön an alle Diskutanten!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.