Hallo, ich verwende das erste mal einen AD7960 https://www.analog.com/media/en/technical-documentation/data-sheets/AD7960.pdf und habe den mit dem FPGA verbunden. Ich kann mit dem Oszi wunderschön die Bits D± und den Echotakt DCO± sehen, aber wenn ich mir die im FPGA erfassten Werte angucke, dann sieht das falsch aus. Aber der IC hat ja einen Testmodus, Tabelle 8 Seite 17. Wenn ich also EN mit 0100 belege sollte ein Testmuster ausgegeben werden. Aber auch da bekomme ich nur wirre Daten, das sieht so aus wie Fullscalerauschen. Entweder ich bin blind oder es steht tatsächlich nicht im Datenblatt, aber was ist denn dieses Testmuster? Ist das eine Rampe wie oft üblich oder vielleicht doch eine Pseudozufallssequenz, dann würde das Rauschen passen?! Ich habe CLK sowohl mit 250 MHz als auch mit 200 MHz ausprobiert, das ändert nix. Vielen Dank! Edit: Und dann noch zum Timing, da verstehe ich auch etwas nicht: Bei 5 MSample/s habe ich eine T_cyc von 200 ns. Jetzt ist T_msb aber auch maximal 200 ns. Bedeutet das also, dass ich erst nach 200 ns anfangen sollte mit dem Heraustakten? Das wäre also dann zeitgleich mit der nächsten steigenden Flanke von CNV. Dann hätte ich also Zeit bis T_clkl, das sind 160 ns. Geteilt durch 18 Takte sind das 8.888... ns Periodendauer. Mich wundert also wieso da der Takt typischerweise 250 MHz sein soll.
Angehängte Dateien:
-
AD7960_Timing_Data.png
(140 KB)
-
AD7960_Timing.png
(120 KB)
