Forum: Analoge Elektronik und Schaltungstechnik CMOS anfälliger gegen ESD?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Jo T. (j_thalbach)


Bewertung
0 lesenswert
nicht lesenswert
Hi,

stimmt es so, dass CMOS-Technologie anfälliger gegen ESD als andere ist? 
Wenn ja, wieweit?

Jo

von Harald W. (wilhelms)


Bewertung
1 lesenswert
nicht lesenswert
Jo T. schrieb:

> stimmt es so, dass CMOS-Technologie anfälliger gegen ESD als andere ist?

Theoretisch stimmt das schon. Praktisch haben aber m.W. fast alle
CMOS-ICs inzwischen Schutzschaltungen eingebaut.

von Axel S. (a-za-z0-9)


Bewertung
0 lesenswert
nicht lesenswert
Jo T. schrieb:
> stimmt es so, dass CMOS-Technologie anfälliger gegen ESD
> als andere ist?

Welche andere? Digitale Logik (inclusive µC, PLD) wird doch heute nahezu 
ausschließlich in CMOS gefertigt.

von Günni (Gast)


Bewertung
3 lesenswert
nicht lesenswert
Das gilt prinzipiell für alle MOS-Bausteine, egal ob uralte PMOS, NMOS 
oder CMOS Bausteine. Bei allen dürfen Ein- oder Ausgangssignale nicht 
über das Substrat (oder die Substratstrukturen) hinausgehen, da sonst 
ein parasitärer Thyristor leitend geschaltet wird. Entscheidend für das 
Zünden des Thyristors ist der "Triggerstrom". Dass in Datenblättern 
häufig eine Spannung von 0,3 V genannt wird, liegt daran, dass der Strom 
durch die Schutzdiode dann noch unter dem Triggerstrom liegt. Die 
Transistoren der parasitären Struktur werden so dotiert, dass sie eine 
möglichst schlechte Verstärkung haben, wodurch der Zündstrom höher sein 
muss (erst bei einem höheren Strom in die Schutzdioden zündet der 
Thyristor).
Wenn Bausteine schneller werden, muss die Fläche der Schutzdioden 
kleiner werden um die Eingangskapazität zu verringern. Dann wird der 
Schaltkreis empfindlicher.
Die Bemerkungen bisher galten für Überspannungen, die bei anliegender 
Betriebsspannung auftreten. Liegt keine Betriebsspannung an, ist die 
Strombelastbarkeit der Schutzdioden ein Ausfallkriterium und auch da 
sind die Dioden schneller Bausteine tendenziell gefährdeter. Und dann 
wird die Spannung von den Dioden ins Innere des Bausteins geleitet und 
kann dort Spannungen erzeugen,die zu Durchbrüchen in den Strukturen 
führen. Auch dort kann man Ableitschaltungen integrieren, die einen 
erhöhten Schutz liefern, aber auch Chipfläche kosten und durch die 
längeren Wege um diese Strukturen herum den Baustein langsamer machen.

Ich habe das jetzt anschaulich zu erklären versucht. Wenn ich die 
Zusammenhänge noch genauer darstellen wollte, würde diese Darstellung zu 
kompliziert werden. Für Interessierte bitte unter dem Begriff "Latch Up" 
recherchieren, da kommen dann weitere Hinweise auf tiefergehende 
Literatur.

Weniger anfällig waren übrigens von der Technologie her die alten 
bipolaren TTL-Schaltungen. Deshalb haben "Feiglinge" lange Zeit nach 
außen gehende Leitungen über TTL-Schaltungen oder Transistorstufen 
geführt, auch wenn intern alles in stromsparender CMOS-Technik aufgebaut 
war.

von Larry (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Es gab tatsaechlich doch mal "ungepufferte" CMOS.
Die hatten keinen ESD-Schutz.

von Gerald K. (geku)


Bewertung
0 lesenswert
nicht lesenswert
Sehr empfindlich war die 4000er Serie in den frühen 70er Jahren. Da sind 
die CMOS-Gatter in der Fertigung reihenweise gestorben. Man war die TTL 
Technologie gewohnt. Erst mit der Einführung einer internen 
Schutzbeschaltung war das Problem gelöst.

von (prx) A. K. (prx)


Bewertung
0 lesenswert
nicht lesenswert
Günni schrieb:
> Weniger anfällig waren übrigens von der Technologie her die alten
> bipolaren TTL-Schaltungen. Deshalb haben "Feiglinge" lange Zeit nach
> außen gehende Leitungen über TTL-Schaltungen oder Transistorstufen
> geführt, auch wenn intern alles in stromsparender CMOS-Technik aufgebaut
> war.

Das hatte auch noch einen anderen Grund: TTL Pins verkraften auch dann 
noch 5V, wenn keine Versorgungsspannung anliegt. MOS-Devices mit simplen 
Ableitdioden hingegen nicht (ausser 4049/4050 und Nachfahren). Man denke 
an getrennt geschaltete Baugruppen an einem gemeinsamen Bus.

: Bearbeitet durch User
von (prx) A. K. (prx)


Bewertung
1 lesenswert
nicht lesenswert
Larry schrieb:
> Es gab tatsaechlich doch mal "ungepufferte" CMOS.
> Die hatten keinen ESD-Schutz.

Welche? Die ungepuferten CD4000A wirst du wohl nicht meinen, denn die 
hatten einen. Das "buffered" der CD4000B hat mit ESD nichts zu tun.

: Bearbeitet durch User
von Gerald K. (geku)


Bewertung
0 lesenswert
nicht lesenswert

von Stefan ⛄ F. (stefanus)


Bewertung
1 lesenswert
nicht lesenswert
A. K. schrieb:
> Welche? Die ungepuferten CD4000A wirst du wohl nicht meinen, denn die
> hatten einen. Das "buffered" der CD4000B hat mit ESD nichts zu tun.

Davor gab es noch welche ohne A.

von Mohandes H. (Firma: مهندس) (mohandes)


Bewertung
0 lesenswert
nicht lesenswert
Hat mit ESD jetzt wenig zu tun. Das 'unbuffered' bezieht sich ja auf den 
Ausgang:

mit den unbuffered CMOS-Bausteinen lassen sich auch sehr stromsparende 
Analog-Verstärker bauen. Ähnlich wie ein OP, z.B. ein Inverter mit einem 
Widerstand 1..10M als Rückkopplung. Eine definierte Verstärkung läßt 
sich natürlich nicht erreichen.

http://melbmcu.weebly.com/cmos-gate-as-analogue-amplifier.html

von -tom- (Gast)


Bewertung
0 lesenswert
nicht lesenswert
A. K. schrieb:
> Larry schrieb:
>> Es gab tatsaechlich doch mal "ungepufferte" CMOS.
>> Die hatten keinen ESD-Schutz.
>
> Welche?

k176... CMOS des Grauens :-))

von Jens G. (jensig)


Bewertung
0 lesenswert
nicht lesenswert
Mohandes H. (mohandes)

>mit den unbuffered CMOS-Bausteinen lassen sich auch sehr stromsparende
>Analog-Verstärker bauen. Ähnlich wie ein OP, z.B. ein Inverter mit einem
>Widerstand 1..10M als Rückkopplung. Eine definierte Verstärkung läßt
>sich natürlich nicht erreichen.

Doch, indem man vor den Eingang noch einen Serien-R einschleift. Dann 
haste eine Verstärkung entsprechend dem R-Verhältnis wie bei 
invertierend beschalteten OPV (solange man mit der Wunschverstärkung 
nicht übertreibt)

von Mohandes H. (Firma: مهندس) (mohandes)


Bewertung
0 lesenswert
nicht lesenswert
Jens G. schrieb:
> Doch, indem man vor den Eingang noch einen Serien-R einschleift

Ja, tatsächlich, habe den Artikel eben zu Ende gelesen.

Ich kannte das 'nur' mit dem Rückkoppel-R. Das haben wir vor 20 Jahren 
mit einer PIN-Diode am Eingang als Transimpedanzverstärker gebaut. Für 
sehr geringe Versorgungs-Power, das waren Unsetzer für POF oder 
Glasfaser die sich ihre Versorgung aus dem RS232-Signal holten (2 
weitere Inverter für +/- Spannung).

Später kamen dann RS232-Treiber die sich im Ruhezustand hochohmig 
schalteten ... und dann kam USB.

von Günni (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Es gab tatsächlich ganz früher MOS-Bausteine, die ein isoliertes 
(Metal-)Gate und somit auch keinerlei Schutzbeschaltung hatten. Wenn da 
die Durchbruchspannung zwischen Gate und Kanal überschritten wurde, war 
es das. Dafür waren die aber extrem hochohmig, was für einige 
Anwendungen die Nachteile überwog. Bei den heute üblichen Bausteinen ist 
das Gate gegenüber dem Kanal vereinfacht gesprochen eine im Sperrbetrieb 
betriebene Diode. Die sollte dann weder in den Durchlassbereich kommen, 
noch sollte die (Zener-) Sperrspannung überschritten werden.

Bei Aufbauten mit 4000-er CMOS ICs konnte es passieren, dass der Aufbau 
prima lief, auch wenn keine Versorgungsspannung anlag. Dann versorgten 
die Eingangssignale über die Schutzdioden und die Stützkondensatoren den 
Rest der Schaltung. Bemerkte man dann den Fehler und schaltete die 
Versorgung ein, knallte es, weil dann die Latch-Up-Strukturen genug 
Energie zum Zünden hatten.

Interessant ist auch, dass bei Überschreiten der Eingangsspannungen die 
Eingänge manchmal "hängen" bleiben können. Erst durch Ausschalten wird 
der Zustand wieder gelöscht. Meist bleibt das IC in dem Zustand heil, 
solange man den hängenden Eingang nicht "mit Gewalt" auf ein anderes 
Potential zieht.

Und zur Analoganwendung von CMOS-ICs: Auch wenn viele Hersteller rieten, 
dafür nur unbuffered Bausteine zu verwenden, ging viele auch mit den 
normalen buffered ICs. Sie waren nur etwas langsamer und man musste auf 
die laufzeitbedingte Phasenverschiebung achten (was auch für 
Operationsverstärker gilt). Vergessen wird auch oft, dass ein Widerstand 
an einem Eingang mit der (nicht immer vernachlässigbaren) 
Eingangskapazität ein RC-Glied bildet. Ein Kollege und ich haben diese 
Kapazität teilweise bewusst genutzt, um besonders preisgünstige Lösungen 
zu entwerfen, die dann auch noch serientauglich waren. (So etwas kann 
man machen, wenn man die Atome noch persönlich kennt. - Sorry für diesen 
Spruch.)

von Larry (Gast)


Bewertung
0 lesenswert
nicht lesenswert
>> Welche?

> k176... CMOS des Grauens

Richtig.
Ausserdem waren die braunen Plastedrops auch noch lichtempfindlich.

von Larry (Gast)


Bewertung
0 lesenswert
nicht lesenswert
> Eine definierte Verstärkung läßt sich natürlich nicht erreichen.

Sicher laesst sich eine definierte Verstaerkung erreichen.
Wenn sie nicht "definiert" waere, liesse sich die Eigenschaft
gar nicht nutzen.
Ein -1 Inverter koennte aber eine gewisse Schwingneigung haben...

von Horst O. (obelix2007)


Bewertung
0 lesenswert
nicht lesenswert
Günni schrieb:
> auch wenn keine Versorgungsspannung anlag. Dann versorgten
> die Eingangssignale über die Schutzdioden und die Stützkondensatoren den
> Rest der Schaltung

Hallo zusammen,

... hatte seinerzeit mal hier im Forum von einem solchen Problem 
berichtet.

Horst O. schrieb:
> Display-Probleme beim TT-GeekTeches GM328A

: Bearbeitet durch User
von Carsten S. (dg3ycs)


Bewertung
1 lesenswert
nicht lesenswert
Hi,

Jo T. schrieb:
> Hi,
>
> stimmt es so, dass CMOS-Technologie anfälliger gegen ESD als andere ist?
> Wenn ja, wieweit?
>
> Jo

Ja, zumindest wenn man die auf MOSFET Transistoren basierende (C)MOS 
Technologie mit den auf Bipolartransistoren basierenden Technologien wie 
TTL ( RTL, DTL, ECL...) vergleicht, dann stimmt das absolut. Es gibt 
aber für Spezialfälle noch andere Technologien wo man genauer hinschauen 
muss. Daher kann man jetzt nicht für ALLE Technologien in jedem 
Anwendungsfall uneingeschränkt ja sagen:

Die Ursache liegt im Aufbau/Funktionsweise der Transistortechnologie die 
jeweils verwendet wird begründet.
Bei einem MOSFET ist das Gate des Transistors ja durch eine Oxidschicht 
als Isolator elektrisch von Drain/Source isoliert. Es gibt somit keinen 
Gleichspannungspfad zwischen diesen Anschlüssen.

Bei der „typischen“ Statischen Aufladung ist es ja so, das die 
Gesamtenergie zwar gering ist, aber die Spannung im Vergleich zur „Erde“ 
oder anderen Objekten ist sehr hoch.

Kommt dieses Gate nun mit einem statisch geladenen Objekt (z.B. Finger 
eines „geladenen“ Technikers) in Kontakt und ergibt sich dadurch eine 
erhebliche Spannungsdifferenz zwischen dem Gate und Source/Drain des 
Transistors, so kann sich dieser Spannungsunterschied nicht auf 
„normalen“ Weg ausgleichen, da ja eine Isolierschicht im Weg ist.
Nun sind Isolierschichten aber nicht unbegrenzt Spannungsfest. Mit einer 
genügend hohen Spannungsdifferenz kann man jede Isolierung 
durchschlagen. Deshalb brauchen Hochspannungskabel ja eine erheblich 
dickere Isolierung als eine 230V Leitung...

Die Isolierschicht in einem MOSFET muss aber prinzipbedingt sehr dünn 
sein, damit das elektrische Feld zwischen Gate und der DS Strecke 
maximale Wirkung erzielen kann.
Diese ist also alles andere als Spannungsfest.
Dadurch wird diese schon bei relativ geringen Spannungen durchschlagen, 
die sehr weit unterhalb denen liegen die bei einem ESD Ereignis 
auftreten. Je kleiner der Transistor, je dünner die Isolierschicht, um 
so eher tritt der Durchschlag auf. Bei diesem Durchschlag wird die 
Isolierschicht irreparabel zerstört und der Transistor ist „tot“.
(Und wenn dieser MOSFET kein Einzeltransistor sondern der Eingangs- oder 
Ausgangstransistor eines ICs ist, dann ist der IC jetzt defekt)

Entladungen die man spüren kann liegen ein VIELFACHES über den 
kritischen Werten, MOSFET können schon bei Entladungen zerstört werden 
die man noch lange nicht spüren kann.
(Eine ESD kann natürlich auch andersherum ablaufen, ob jetzt ein 
geladenes Objekt einen Anschluss eines auf Erdpotential befindlichen 
Transistors berührt oder ein Anschluss eines mit statischer Aufladung 
versehenen Transistors (z.b. weil das ganze Gerät isoliert aufgestellt 
und geladen ist) mit einem ungeladenen Techniker in Kontakt kommt ist 
egal! Daher reicht es nicht aus einfach nur ein „Armbändchen“ zu tragen 
um „sorgenlos“ zu sein)

Bei Bipolartransistoren sind die drei Anschlüsse im gegensatz zum MOSFET 
elektrisch über die PN Übergänge miteinander verbunden. Kommt die Basis 
(oder C/E) eines Bipolartransistors mit einem statisch aufgeladenen 
Objekt in Kontakt, so kann die Ladung über diesen Übergang abfließen 
womit dann alle drei Anschlüsse auf demselben Potential sind. Dieses 
Abfließen kann in Form einer normalen Diodenleitung oder in Form eines 
Lawinendurchbruches oder auch eines Zenerdurchbruchs auftreten.

Ob der Transistor dabei Schaden nimmt, das hängt davon ab, ob die bei 
diesem Vorgang in Form von Wärme freiwerdende Energiemenge (Stromfluss * 
Flussspannung * Zeit des Stromflusses) ausreicht die Struktur des 
Transistors zu beschädigen (thermischer Durchbruch oder schlimmeres) . 
Das ist möglich und kommt durchaus auch mal vor, jedoch ist das in den 
allermeisten Fällen nicht der Fall. Das ist dann wirklich eine Ausnahme. 
Da muss es schon richtig „Brizzeln“ bei Berührung bevor das eintritt.

Von der grundsätzlichen Technologie her gesehen sind MOSFET daher 
wirklich VERDAMMT empfindlich gegenüber ESD. Bei den frühen MOSFET 
Bausteinen (und bei einigen hochspeziellen heutigen) musste man wirklich 
alle Register an Vorsichtsmaßnahmen ziehen weil sonst die Zerstörung 
praktisch garantiert waren. Ein ESD sicherer Arbeitsplatz alleine reicht 
da noch nicht mal, zusätzlich sind da so Dinge wie Kurzschlussverbinder 
zwischen allen Anschlüssen die erst nach dem Einlöten des Bausteins 
entfernt werden dürfen usw. üblich gewesen.

Da es im Arbeitsalltag maximal unpraktisch (unrealistisch) ist 
durchgehend auf einem derart hohem Schutzniveau zu arbeiten, was ja 
nicht nur zu hohen Arbeitskosten sondern auch zu hohen Kosten für 
Reparaturmaßnahmen, wenn mal wieder jemand eine Sekunde nicht aufgepasst 
hat, führt, hat man begonnen die Bausteine mit Schutzmaßnahmen zu 
versehen.
Einen Teil dieser Maßnahmen hat Günnie ja schon richtig beschrieben.
(Wobei der von Ihm beschriebene Latch-up in Folge von ESD Ereignissen 
vorkommen kann, aber dies nur eine von mehreren möglichen Folgen ist.)

Der Nachteil bei diesen Schutzmaßnahmen ist das hier weitere 
Abhängigkeiten entstehen bzw. das in der Ersatzschaltung nichts anderes 
bedeutet das man weitere Bauelemente an das Gate anschliesst. (wie z.b. 
die Schutzdioden, auch wenn das alles „nur“ auf dem selben 
Siliziumkristall stattfindet) Dadurch wird dann z.B. die 
Eingangskapazität erhöht da nicht nur das Gate sondern noch die zwei 
Dioden geladen werden müssen, was z.b. die Schaltgeschwindigkeit 
herabsetzt bzw. die speisende Schaltung stärker belastet.

Daher muss beim Halbleiterentwurf immer zwischen den Designzielen 
Performance und Robustheit abgewogen werden. Heutige Halbleiter an die 
keine großen Geschwindigkeitsanforderungen gestellt werden können (und 
werden) daher sehr robust gebaut. Die sind mit einem in der 
Werkstatt/Hobbyraum, selbst bei Komplettverzicht auf alle 
Schutzmaßnahmen, üblichen ESD Ereignis  fast nicht Kaputt zu bekommen. 
(Man denke nur mal an die 8Bit Pic/AVR usw.)

Im Gegensatz dazu gibt es dann Halbleiter mit Taktfrequenzen bis weit in 
den GHZ bereich die Schaltgeschwindigkeiten im Sub-ns Bereich können 
müssen. Hier kann man nur sehr rudimentäte bis im Extremstfall gar keine 
zusätzlichen Schutzmaßnahmen mehr implementieren. Selbst mit ESB 
Bändchen usw. reicht eine winzige Unaufmerksamkeit und der Baustein ist 
tot. Dummerweise sind gerade dies die Bausteine wo man oft schon mal 
dreistellige (im Extremfall bis fünstellige) Dollarsummen für nur ein 
einzelnes Exemplar zahlt!


Günni schrieb:
> Für Interessierte bitte unter dem Begriff "Latch Up"
> recherchieren, da kommen dann weitere Hinweise auf tiefergehende
> Literatur.
Wobei der Latch-Up aber nur eine der möglichen Folgen ist.  Und auch das 
erst bei Bausteinen die schon grundsätzlich über einen ESD Schutz 
verfügen. -ohne diesen Schutz wären die schon defekt-
Zudem führt da der Latch-Up selbst nicht zu einer Zerstörung des 
Bauteils, möglicherweise aber die dadurch ausgelöste Fehlfunktion. Das 
hängt von der Schaltung ab. Das eine Schaltung wo ein Baustein gerade 
ein LatchUp Verhalten zeigt nicht mehr korrekt funktioniert und im 
besten Fall mindestens korrekt zurückgesetzt werden muss ist hingegen 
wohl sehr wahrscheinlich.

Der Latch-Up tritt der auch gerne mal bei anderen Störereignissen auf 
die nichts mit ESD zu tun haben. Halt immer wenn der erlaubte 
Eingangsspannungsbereich verlassen wird. (Wobei ich das bisher sicher 
reproduzierbar nur erlebt habe wenn es nach „unten“ ging)
Vor ein paar Jahren hatte ich mal eine Schaltung zur Analyse (und 
Problembehebung) bekommen wo plötzlich einen neue Charge -ohne jede 
erkennbare Änderung zu den seit über 10 Jahren gebauten 
Vorgängerchargen- im Feld sporadisch unerklärbares Verhalten zeigte.

Ergebnis war das es durch eine etwas ungünstige Auslegung vorkommen 
konnte das bei bestimmten Schaltvorgängen auf ein hochohmiges Messsignal 
eine Störspannung kräftig eingekoppelt wurde die dessen Spannungswert 
kurzzeitig um ein bis zwei Volt verändern konnte.
Ging die Spannungsspitze ins negative und war die anliegende 
Messspannung sowieso schon gering konnte die Spannung deutlich unter 0v 
sinken und der zur Auswertung des Messsignals vorgesehene Baustein (muss 
nachsehen, war IMHO ein Komparator oder als solcher geschalteter OP) hat 
„gezündet“.
Erst nach vollständiger Spannungsfreiheit der Schaltung funktionierte 
der wieder. (Im Feld bedeutete das „Ausschalten und vom Stromnetz 
trennen für mind. 5 Minuten!“)

Klar, die Fehler wurden schon 10 Jahre früher gemacht beim Design der 
Schaltung und PCB sowie der Prüfung vor Serienfertigung. Ein derart 
kräftiges Einkoppeln hätte auffallen müssen. Grober Designfehler.
Fatal wurde es aber mit einer Umstellung der DIE Revision des 
eingesetzten Bausteins durch den Halbleiterhersteller weil dieser 
Baustein damit für ein Latch-Up anfälliger wurde. Die alte Revision hat 
die unzulässigen Spannungsspitzen noch so gerade weggesteckt.

Von mir empfohlene (und dann auch umgesetzte) Maßnahmen waren:
1. Austausch des betroffenen Halbleiters gegenüber einer für diesen 
Vorgang robusteren Alternative mit anschließendem Test auf das konkrete 
Verhalten bei jeder einzelnen Baugruppe. Dazu noch zwei andere diskrete 
Bauteile abändern. (Ein verwerfen der Produktionscharge wäre finanziell 
eine Katastrophe gewesen)

2. Auf jeden Fall ein Redesign der Schaltung vor der nächsten 
Produktionscharge damit es gar nicht mehr zu diesen Einkopplungen kommen 
kann.

Aber natürlich: So eine Spannungsspitze mit anschließender Fehlfunktion 
kann natürlich auch gut durch ein ESD Ereignis ausgelöst werden.

Gruß
Carsten

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.