Integer Ausgabe

Und wieso machst Du dann nicht einfach einen std_logic_vector daraus?

Mehr als std_logic und std_logic_vector brauchst Du sowieso nicht.

... wenn ich den Zählerwert als typ integer definiere, kann ich später
den zählerwert nicht einfach auf das signal TS kopieren, da die beiden
Signaltypen nicht kompatibel sind ... hat zumindestens bei mir nicht
funktioniert.

Nachtrag: ich bräuchte also eine integer nach binär Wandlung ... geht
das ohne viel aufwand? ich meine, zahl ist zahl. die zahl 32 z.B. ist
immer eine 32, egal ob binär oder dezimal. sie muss ja eh binär
verarbeitet werden. ich möchte halt nur, dass die 6bits dann an
bestimmten ausgängen ausgebene werden ...

Hallo Sebastian,

ich habe Deinen Code mal überarbeitet, hoffentlich habe ich richtig
verstanden, was Du willst.

Du solltest den generierten Clock clk übrigens nicht als "echten"
Clock verwenden, d.h. nicht mit rising_edge abfragen, sondern so, wie
ich es beschrieben habe.

Zu Deinem letzten Beitrag. Was meinst Du mit der Zahl 32 bzw. 6 Bit? Du
zählst doch nur bis 10 => 4 Bit. Oder war das nur als Beispiel gedacht?

Gruß
Ines

PS: Mein Code ist NICHT getestet!!!

>wenn ich den Zählerwert als typ integer definiere, kann ich später
>den zählerwert nicht einfach auf das signal TS kopieren

Selbstverständlich geht das, mit conv_std_logic_vector().

Und was spricht dagegen, das Du einfach anstatt Integer
std_logic_vector benutzt? Ich benutze Integer nur bei Konstanten.

@Ines: das war nur als Beispiel gedacht. den code werd ich mir
anschauen.

@Xenu: integer habe ich für den Zähler verwendet, für die Ausgabe hatte
ich erst sts_logic_vector, da aber o.g. Problem. der Befehl
conv_std_logic_vector war mir bisher nicht bekannt, arbeite noch nicht
so lange mit vhdl ... werd ich alles mal austesten ...

Danke!