LTC6820 Clock Idle

laserfreak Gast #6399294
Lesenswert?
• ▲
▼ 
Hallo Zusammen,

ich verzweifel gerade leicht an einem kleinen Projekt.
Ich habe 2 Leiterplatten mit je einem LTC6820.
Die beiden Leiterplatten sollen SPI Daten von einem Hall Sensor IC (SPI 
Master) zu einem NI CRIO (SPI Slave) übertragen.

Anbei ein Screenshot der Signale
Dort ist der Master LTC6820 zu sehen (CH 6,5,4) und der Slave LTC6820 
(CH 0,1,2).

Es findet nur Kommunikation über den MOSI Pin statt.
Der Slave sendet zu keiner Zeit Daten an den Master.

Das Problem ist nun, dass der Clock am Ausgang der Slave Platine mit dem 
CS zusammen high wird und der Clock dann nach low taktet.

Das Sensor IC ist mit CPOL0 und CPHA1 konfiguriert.
So auch die beiden Leiterplatten.

Der Logicanalyzer kann das Signal sogar auswerten.
Die SPI Implementierung im NI CRIO aber nicht.

Eigentlich erwarte ich den gleichen CLK Signalverlauf wie beim Eingang 
des Master LTC6820(CH5).


Hatt jemand schon mal den LTC6820 eingesetzt und ähnliche Erfahrungen 
gemacht ?

Vielen dank

Gruß Florian
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Lothar M. Moderator (Firma: Titel) Persönliche Seite #6399298
Lesenswert?
• ▲
▼ 
laserfreak schrieb:
> Der Logicanalyzer kann das Signal sogar auswerten.
Der LA zeigt ein recht binäres Bild seiner Umwelt. Was sagt ein 
Oszilloskop zur Signalqualität?

> Das Sensor IC ist mit CPOL0 und CPHA1 konfiguriert.
Dann wäre die erste fallende Flanke für das Einlesen des ersten Bits 
zuständig. Zeig mal das Timing eines Bytes im Detail.

> Der Logicanalyzer kann das Signal sogar auswerten.
1. Es kommt am MOSI OUT ja auch das Selbe raus wie in den MOSI IN 
reingeht. 2. Verwendest du zum Auswerten schon den Takt vom MOSI OUT?

> Die SPI Implementierung im NI CRIO aber nicht.
Was kommt da raus? Sind die Daten um 1 Bit versetzt?

> So auch die beiden Leiterplatten.
Hast du die beiden Leiterplatten mal testweise anders konfiguriert (da 
gibts ja nur noch 3 andere Möglichkeiten)?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
laserfreak Gast #6399660
Lesenswert?
• ▲
▼ 
Lothar M. schrieb:
> 1. Es kommt am MOSI OUT ja auch das Selbe raus wie in den MOSI IN
> reingeht. 2. Verwendest du zum Auswerten schon den Takt vom MOSI OUT?

Ich habe im Logicananalyzer je einen Decoder auf dem Input und auf dem 
Output.
Jeweils mit dem Takt vom Input bzw beim Output vom Output

Lothar M. schrieb:
> Was kommt da raus? Sind die Daten um 1 Bit versetzt?

Das Problem ist, dass mir das CRIO Programm nicht vorliegt.
Ich weiß nur, dass es die Daten verarbeitet wenn ich das Sensor IC 
direkt anklemme.

Lothar M. schrieb:
> Hast du die beiden Leiterplatten mal testweise anders konfiguriert (da
> gibts ja nur noch 3 andere Möglichkeiten)?

CPOL 0 und CPHA1 heißt für mich im Layout CPOL Pin nach GND und CPHA 
nach VCC

Ich habe gerade mal Testweise die Slave Platine  CPOL 0 und CPHA 0 
gejumpert.

Jetzt habe ich am Output das Signal wie es auf dem Oszi zusehen ist.
Die Flanken sehen tatsächlich nicht so gut aus. Der Messaufbau ist auch 
nicht optimal.
Trotzdem sind die Daten soweit IO laut dem Oszi.
Angehängte Dateien:
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren