Skew von zusammengeschaltenen FlipFlops ermitteln

Gast #6404232
Lesenswert?

Kann mir bitte jemand sagen wie man auf die Musterlösung kommt. Ich 
finde nichts im Internet unter dem Begriff Skew und würde gerne 
nachvollziehen wie ich die Werte allgemein X -> Y ermittel und wie 
allgemein für jede Zeile X und Y zu wählend sind.
Angehängte Dateien:
Gast #6404417
Lesenswert?

derfragestellerlol schrieb:
> Ich
> finde nichts im Internet unter dem Begriff Skew und würde gerne
> nachvollziehen wie ich die Werte allgemein X -> Y ermittel und wie
> allgemein für jede Zeile X und Y zu wählend sind.

Da wirste wohl die Vorlesung/Übung zu diesem Thema besuchen müßen.
Skew ist der Laufzeitunterschied hier wohl auf dem Taktnetzwerk, pd das 
propagation delay.

da steht a bisserl was: 
https://www.cse.wustl.edu/~roger/260M.f13/CSE260M-Timing.pdf

http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.153.3264&rep=rep1&type=pdf

http://edascript.ims.uni-hannover.de/260b_StatischeTimingAnalyse/pdf/StatischeTimingAnalyse.pdf

https://tu-dresden.de/ing/elektrotechnik/iee/hpsn/ressourcen/dateien/vorlesungen/sse_2018/Vorlesung_Digitale_CMOS_Schaltungen_Timing.pdf?lang=de
(Seite 10) sei passend.

Weitere Stichworte sind STA (statische Timing analyse), 'timing 
constraining' und natürlich geht es nicht ohne die Begriffe setup-, 
hold-Zeit  und kritische Pfad

>Ich finde nichts im Internet unter dem Begriff Skew
Dann suchst du suboptimal, da einiges aus diesem Forum:

Beitrag "Jitter und skew"
Taktung FPGA/CPLD
Beitrag "Skew"

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren