AltiumDesigner - Blind VIAs sind doppelt auf gleicher Stelle; Bug?

[Björn G. (tueftler)]

Hi, noch jemand wach? ;)

Habe hier eine 4Layer Platine mit BlindVias in Altium Designer 20 nun 
fertig.
Beim externen Nutzen setzen ist mir dann aufgefallen, dass 
beispielsweise ein BlindVia von Layer 3 nach 4 geht und an der selben 
Pos auch von 1 nach 4.
Also nochmal im Programm nachgeschaut.
Dort steht im VIA korrekt 1-4, in dessen Propertys jedoch 3-4 :) wtf

Ich habe dann das Via geändert und wieder exportiert.
Dann eine andere Stelle entdeckt usw.

Nun ist mir aufgefallen, dass an den selben Stellen noch ein VIA 
verdeckt liegt, dass eben diese Einstellungen hat.
Wird erst sichtbar beim Löschen des selektierten.
Weiß jemand wo diese VIAs her kommen?
Jemand ne Idee wie man Sie über die Filterfunktion identifizieren kann?
Ich habe sie jedenfalls nicht händisch angelegt - evtl. jedoch das 
vorhandene VIA beim Layout auf andere Layer umdefiniert.

Komische Sache...

Björn

[Taz G. (taz1971)]

Eigentlich hätte die Hole to Hole Clearance Rule melden sollen.
Check mal ob die richtig aufgesetzt und eingeschaltet ist.

[Wühlhase (Gast)]

Richtig, die Hole-To-Hole-Rule hätte meckern müssen.
Die normale Clearence-Rule eigentlich auch wegen des gemeinsamen 
Restrings.

Ich kann mich - sehr dunkel - an ein ähnliches Problem erinnern 
(irgendeine frühe AD19-Version), wo ich zwei oder gar drei Vias 
aufeinander hatte. Ich habe das damals aber für einen Fehler meinerseits 
gehalten weil ich zwischendurch ein paar mal wild herumkopiert habe.

[Rainer S. (enevile)]

Björn G. schrieb:
> Weiß jemand wo diese VIAs her kommen?

Mir passiert das manchmal wenn ich noch auf dem Schaltplan ein Bauteil 
anklicke(Cross Select Mode) und die PCB bearbeite und Short-Cuts 
verwende dann geschieht es da wo ich zuletzt war und mache Einträge die 
man nicht sieht ;)

Björn G. schrieb:
> Jemand ne Idee wie man Sie über die Filterfunktion identifizieren kann?

IsVia AND IsNet('3V3')

[nukki (Gast)]

ich hatte auch mal ein ähnliches Problem.

Meine Lösung: Ich kopiere Vias grundsätzlich nur noch und füge sie dann 
ein.

[Björn G. (tueftler)]

Hi!

Stimmt, der DRC sollte das eigentlich melden.
Habe aber keine Meldungen bekommen - Muss ich später im Büro mal 
nachschauen was das soll.

Rainer S. schrieb:
> Mir passiert das manchmal wenn ich noch auf dem Schaltplan ein Bauteil
> anklicke(Cross Select Mode) ...
CrossSelect hatte ich nicht genutzt.

> Björn G. schrieb:
>> Jemand ne Idee wie man Sie über die Filterfunktion identifizieren kann?
> IsVia AND IsNet('3V3')
Der Fehler erstreckt sich über verschiedene Netze.
Eure Anmerkung mit dem DRC-Fehler ist eigentlich komplett korrekt.
Bin gespannt was da bei mir eingestellt ist.

Ich melde den Vorfall mal bei Altium.
Denn übereinander kopiert habe ich nichts.
Probiere es mal zu reproduzieren.

[Björn G. (tueftler)]

Wühlhase schrieb:
> die Hole-To-Hole-Rule hätte meckern müssen.
So, mal getestet.
Die Hole2Hole triggert nicht.
Warum, ist mir auch nicht klar.

[Wühlhase (Gast)]

Hm...merkwürdig. Aber es ist gut daß du den Bug gemeldet hast...mehr 
sehe ich nicht, was man da im Augenblick tun könnte.

Speichere mal eine Datei mit diesem Fehler irgendwo. Es kann gut sein, 
daß ein Atlium-MA sich da mal meldet und nach einem Sample fragt, damit 
die das besser nachvollziehen können.

[georg (Gast)]

Björn G. schrieb:
> ein BlindVia von Layer 3 nach 4 geht und an der selben
> Pos auch von 1 nach 4

Blind Vias sind ja nicht etwas erstrebenswertes, die macht man wenn es 
nicht anders geht, es sei denn man will jemanden damit beeindrucken. 
Wenn an der beschriebenen Stelle ein Via von 1 nach 4 möglich ist 
braucht man da kein Blind Via.

Georg

[Taz G. (taz1971)]

Björn G. schrieb:
> Die Hole2Hole triggert nicht.

Check mal, der Wert muß größer 0mm sein. In Design Rules muß er enabled 
sein und im Design Rule Check zur Überprüfung natürlich auch.