Guten Tag, Ich frage mich bzgl. des PCA9615, wie die Widerstände auf der dI²C-Seite dimensioniert werden sollen. Wirklich schlau werde ich aus dem DB nicht. Als Beispiel steht dort: Telecom category 5 (‘CAT 5’) data cable is well suited for this task, but loose wires may also be used, with a reduction in performance. Assuming VDD(B) is 5 V, and using CAT 5 cable, R2 is 120 Ohm, R1 is 600 Ohm. The parallel combination yields a termination of 100 Ohm at each end of the twisted pairs. Allerdings sehe ich hier das Problem, dass in der differentiellen Leitung bei 120Ohm und 5V ja 41mA fließen würden. Das DB sagt "30 mA SDA/SCL drive capability". Bei 2*120 Ohm Parallel (Anfang und Ende) bin ich bei 60 Ohm bzw. 83mA. Das Datenblatt sagt auch Differential line impedance (user defined): 100 Ohm nominal suggested, womit die 60 ja deutlich darunter liegen würden. Ich möchte das IC nur im 100 kHz Bereich betreiben. Welche Angaben verstehe ich also nicht richtig oder interpretiere sie falsch? https://www.sparkfun.com/products/14589 Sparkfun geht auf seinem Board sogar noch weiter runter
Angehängte Dateien:
-
PCA9615.PNG
(36 KB)
