Hallo zusammen, ich plane eine Mosfettreiber Schaltung. Im wesentlich konzentriere ich mich gerade auf eine Vorwiderstandsschaltung am Treiberausgang bzw. Gate Eingang des Leistungsmosfet. Die überlegung war mehrere Widerstände Paralell über Mosfet zu schalten um eine große Range von 0-20ohm zu bekommen. Dies hat den Vorteil das wir versuchen eine Treiber-Vorwiderstandsschaltung zu entwickeln, welche das Optimum bei einer Treiberschaltung in Bezug auf das Schaltverhalten (Überschwingen) und Schaltverlust hat. Simulieren tuen wir dies mit LTSpice. Und genau hier haben wir unsere Probleme mit. Beim Testen der Schaltung scheint es so, als würden zwischen den NICHT geschalteten Mosfets Widerstandsträngen (Antiserielle Mosfetschaltung) minimale Ströme fließen und die selbe Spannung anliegen wie im geschalteten Mosfetstrang. Im Anhang dazu ein Beispiel. Der obere Pfad mit 0ohm Widerstand ist geschaltet. Zu erst wies uns unsere Vermutung auf das Fehlen von Pull-Downwiderständen in den Gateanschlüssen hin. Das hat bereits einige Fehler behoben. Jedoch fließen immer noch kleinste Ströme zwischen den Mosfets. Ich würde mich auf eine Lösung freuen. Mfg Lukas
Angehängte Dateien:
-
2020-10-23_08_58_06-.png
26 KB
:
Bearbeitet durch User
Dein Schaltplan ist sehr schwer zu lesen. Wie wäre es mit einer Zeichnung nur eines Zweiges. Das reicht auch, denn R1 ... R7 kann man auch mit dem .step-Kommando verändern - gut, 0.00Ω gehen nicht, da musst du dann eben 1mΩ o.ä. nehmen. Aufgefallen ist mir deshalb nur, dass die Gatespannungen wohl bei 25V liegt und die FETs damit kaputt gehen. Übrigens: die Widerstände parallel zu den Quellen V3 ... V9 haben keinerlei Wirkung: 0V sind auch 0V mit Rser=0, also niederohmig - sie unterbrechen nicht! Was ist das überhaupt für ein GND-Symbol an diesen Quellen? Auch nützlich für potentielle Helfer wäre der *asc File deiner Simulation als Anhang.
HildeK schrieb: > Dein Schaltplan ist sehr schwer zu lesen. > Wie wäre es mit einer Zeichnung nur eines Zweiges. Das reicht auch, denn > R1 ... R7 kann man auch mit dem .step-Kommando verändern - gut, 0.00Ω > gehen nicht, da musst du dann eben 1mΩ o.ä. nehmen. Warum sollte ich da jetzt noch ein Widerstand mit 1mohm einbauen? > > Aufgefallen ist mir deshalb nur, dass die Gatespannungen wohl bei 25V > liegt und die FETs damit kaputt gehen. In der Simulation schalten diese Mosfets leider erst bei 30V voll durch. > > Übrigens: die Widerstände parallel zu den Quellen V3 ... V9 haben > keinerlei Wirkung: 0V sind auch 0V mit Rser=0, also niederohmig - sie > unterbrechen nicht! Was ist das überhaupt für ein GND-Symbol an diesen > Quellen? Ich bin davon ausgegangen das diese Widerstände als Pull-Down Widerstände wirken und die Gateladung somit entladen.Bei 0V an V3-9 dachte ich, dass diese wie ein Schalter einfach aus sind. Gibt ja so keine Möglichkeit von Schaltern in LTSPice. Der COM - Ground Anschluss sollte eine neuer Ground darstellen damit die Mosfet Potentialfrei sind.
:
Bearbeitet durch User
Lukas B. schrieb: > Beim Testen der Schaltung scheint es so, als würden zwischen den NICHT > geschalteten Mosfets Widerstandsträngen (Antiserielle Mosfetschaltung) > minimale Ströme fließen Ja nun, Leckströme, auch in der Realität. Zudem ist die Schaltung vollkommen hanebüchener Unsinn. Und der Grund ebenfalls. Lukas B. schrieb: > um eine große Range von 0-20ohm zu bekommen. Dies hat den Vorteil das > wir versuchen eine Treiber-Vorwiderstandsschaltung zu entwickeln, welche > das Optimum bei einer Treiberschaltung Ja es gubt Gründe für einen Gate-Vorwidetstand er verringert die Flankensteilheit und das Klingeln bei Zuleitungsinduktivität und Gatekapazität Aber UGSmax ist nicht die Nennspannung des Gates, und jedes Bauteil zwischen Treiber und Gate versaut eine ordentliche Gate-Ansteuerung, weil sie zusätzliche Kapazität und Leitungslänge einbringt. Baut also eure Schaltung ohne den ganzen Firlefanz fafür minimal kurze Leiterbahn auch bei Treiber-Masse nach Source, und lötet an Stelle des Gate Widerstandes nacheinander ein paar zum ausprobieren ein und testet das EMV Abstrahlungsverhalten der Stufe. Und betreibt des MOSFET mit 9 bis 12V am Gate.
Lade doch bitte deine Simulationsdatei hoch. Lukas B. schrieb: > In der Simulation schalten diese Mosfets leider erst bei 30V voll durch. Bestimmt nicht. Auf welchem Spannungslevel liegen denn Gate und Source von M14/15? Wie hoch ist die Differenz?
:
Bearbeitet durch User
Angehängte Dateien:
Lukas B. schrieb: > Warum sollte ich da jetzt noch ein Widerstand mit 1mohm einbauen? Ich hatte den .step vorgeschlagen, einen Zweig hast du ohne Gate-Widerstand. Da LTSpice keine Widerstand mit 0Ω simulieren kann, nimmt man halt 1mΩ oder 1µΩ. Siehe Anhang, wie ich es meine. Lukas B. schrieb: > Gibt ja so > keine Möglichkeit von Schaltern in LTSPice. Doch, natürlich. Es gibt den SW. > Der COM - Ground Anschluss > sollte eine neuer Ground darstellen damit die Mosfet Potentialfrei sind. Das ist kein GND, die Quellen hängen in der Luft. Lukas B. schrieb: > Ich bin davon ausgegangen das diese Widerstände als Pull-Down > Widerstände wirken und die Gateladung somit entladen. Wohin sollen sie denn entladen? Die Gates kann man nur mit einem Widerstand gegen die Source entladen.
Dann sollte das jetzt so aussehen? Die Spannungen zwischen den Mosfet sind aber immernoch da.
Angehängte Dateien:
Ich hab mal deine Schaltung so modifiziert, dass sie das selbe leisten sollte. Geändert habe ich allerdings: - die Anstiegszeit der Gateansteuerung von 1µs auf 10ns reduziert. Nur bei sehr schnellen Anstiegszeiten wirkt das sinnvoll. Und wenn auch die Gateleitung mit einer Induktivität versehen ist. - die Ansteuerspannung auf 15V reduziert, deine Werte töten den FET. - einen Schalter habe ich nicht verwendet, der ist hier nicht sinnvoll. Mit den 100k (R8) würde das Gate viel zu langsam entladen. Jede Gateansteuerung muss sowohl für EIN als auch für AUS niederohmig sein. Da müsste R8 schon in der Größenordnung 100Ω sein. - und natürlich den Gatewiderstand über .step param R_Gate list ... verändert. Es werden sechs Kurven übereinander geschrieben, jede für einen der sechs Gatewiderstände. BTW: Es passiert vermutlich, dass dieser Thread irgendwann nach 'Analogtechnik' verschoben wird. In die Rubrik 'Platinen' gehört er jedenfalls nicht.
Und wo ist jetzt das Problem, mal davon abgesehen, dass du die Gate-Source-Isolation der FETs in der Realität zerlegen würdest?
Lukas B. schrieb: > Dies hat den Vorteil das wir versuchen eine > Treiber-Vorwiderstandsschaltung zu entwickeln Der Vorteil dabei ist, das ihr versuchen könnt zu entwickeln? Und den gleichen Sinn ergibt die Schaltung. Ihr wollt mit 14(!) Mosfets einen Leistungsfet ansteuern, um ein Problem zu lösen das nur in Euern Köpfen existiert? Dabei baut Ihr dramatische parasitäre Eigenschaften auf, die 100 mal mehr Probleme machen werden als es ein lausig dimensionierter simpler Gate Vorwiderstand je könnte?
M. K. schrieb: > Ihr wollt mit 14(!) Mosfets einen Leistungsfet ansteuern, um ein Problem > zu lösen das nur in Euern Köpfen existiert? Du hast seine Intention nicht verstanden. Er will eine Schaltung mit der er für einen FET Tests fahren kann mit unterschiedlichen Gate-Serienwiderständen. Diese Widerstände will er elektronisch umschalten können. Ich hab es vielleicht auch nicht ganz verstanden, denn ich habe ihm nur eine Lösung für die Simulation geliefert. Aufbauen kann er das so nicht, außer er wechselt jedes Mal den Gatewiderstand.
Also nochmal zur Erklärung: Es geht darum einen universellen Treiber zu entwickeln, der sämtliche Mosfets mit den geeigneten Vorwiderständen testen kann. Wie ich schon sagte, will ich somit den geeignetesten Vorwiderstand ermitteln. Dies erspart uns immer wider ein Widerstand neu einzulöten. Die überlegte Schaltung schaltet die einzelnen Stränge zu einer Paralellschaltung und somit kann eine Range von Vorwiderständen gewählt werden. Die Antiserielle Schaltung habe ich gewählt, weil die Mosfet intern eine Bodydiode geschaltet haben. Das mit den 100ohm Widerstand verstehe ich. Ich hatte in einigen Büchern immer was von 100kohm gelesen, daher habe ich ihn so gewählt.
Was wir jetzt gemerkt haben. Das unsere eingezeichneten Spannungsangaben über den Leitungen nicht am Ende, sondern am Anfang anscheinend einmal messen. Dies führte bei uns zu denk fehlern.
:
Bearbeitet durch User
Lukas B. schrieb: > Das mit den 100ohm Widerstand verstehe ich. Ich hatte in einigen Büchern > immer was von 100kohm gelesen, daher habe ich ihn so gewählt. Die 100k sind dafür da, dass dein Gate nicht floatet. Schnelles Umladen in beide Richtungen übernimmt in der Regel dein Treiber, da selbst ein 100R Widerstand bei großen zu schaltenden Strömen zu langsam ist.
Lukas B. schrieb: > Es geht darum einen universellen Treiber zu entwickeln, der sämtliche > Mosfets mit den geeigneten Vorwiderständen testen kann. Wie ich schon > sagte, will ich somit den geeignetesten Vorwiderstand ermitteln. Dies > erspart uns immer wider ein Widerstand neu einzulöten. Quark. Denn der Widerstand ist nicht nur vom MOSFET, sondern auch vom realen Treiber in der Endanwendung, dem Layout und der Last abhängig. Akademischer Unsinn fern jeglicher Realität. Und ja, so einen Widerstand umlöten ist im Jahr 2020 nicht mehr zumutbar ;-)
HildeK schrieb: > Du hast seine Intention nicht verstanden. Doch, schon. Aber alleine die Schaltung baut parasitäre Eigenschaften auf, das jedes Ergebniss für die Katz ist. Ausserdem bezweifel ich stark, das es irgeneinen Sinn ergibt mit brachialem Aufwand die Wahl des Vorwiderstandes in einem automatisierten Testsystem zu ermitteln, wenn alleine die Auswertung erfordert das man das Oszi Bild auch interpretieren können muss. Und das alles um nicht 2-3 verschiedene Widerständ einzulöten und mal eben schnell mit dem Oszi und/oder Speki drüberzuschauen. Falk B. schrieb: > Akademischer Unsinn fern jeglicher Realität. Auch meine Meinung.
M. K. schrieb: > Doch, schon. Ok. Dann hatte ich deinen Post missverstanden. > Aber alleine die Schaltung baut parasitäre Eigenschaften auf, das jedes > Ergebniss für die Katz ist. Ja, ganz sicher! Abgesehen davon: der Widerstand kann nicht universell bestimmt werden. Sein Optimum wird vom FET-Typ abhängen aber noch viel mehr von der Treibereigenschaft und der Leitungsführung des Gatesignals. All das kommt in der Simulation gar nicht vor und auf der Leiterplatte in der Anwendung wird es auch deutlich anders sein als in dem geplanten Testaufbau. Und relevant weit wird das Ergebnis vom Optimum nicht abweichen, wenn er den halben oder doppelten Wert des gefundenen Widerstandes nimmt.
Lukas B. schrieb: > Es geht darum einen universellen Treiber zu entwickeln, der sämtliche > Mosfets mit den geeigneten Vorwiderständen testen kann. Wie ich schon > sagte, will ich somit den geeignetesten Vorwiderstand ermitteln. Dies > erspart uns immer wider ein Widerstand neu einzulöten. Wegen der parasitären Kapazitäten der gesperrten Mosfet in Reihe zu den Widerständen wird dabei ein falsches Ergebnis herauskommen. Manuell bedientes kleines Mäuseklavier mit MinDip-Schaltern wäre daher noch eine Möglichkeit das brauchbar zu lösen.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.