Forum: Digitale Signalverarbeitung / DSP / Machine Learning Geschwindigkeit DSP


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Olaf (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Sagt mal ist es moeglich mit einem DSP Daten ueber 16Bit LVDS
mit 125Ms einzulesen? Was waere so der kleinste DSP mit dem
man das machen koennte? Oder ist das quatsch und ein FPGA ist
angesagt?

Olaf

von DSP (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Was genau ist denn die Applikation?
LVDS mit 125 Mbit ist recht ungewöhnlich bei Mikrocontrollern.
Infineon Aurix kann das wenn ich mich recht erinnere, dürfte aber für 
DIY keine ernsthafte Option sein.
Mal über Xilinx Zynq nachgedacht?

von Thomas W. (twust)


Bewertung
1 lesenswert
nicht lesenswert
DSP schrieb:
> Was genau ist denn die Applikation?

... Daten ueber 16Bit LVDS mit 125Ms einzulesen ...

Der Rest geht uns eigentlich genau so wenig etwas an, wie die Konsistenz 
des Stuhlgangs vom TO.  ;-)
Mir schon klar das wir immer nach Alternativlösungen suchen, aber wir 
können nicht immer alle Leute gleich mit "Was ist deine App" nerven.

: Bearbeitet durch User
von Irgend W. (Firma: egal) (irgendwer)


Bewertung
1 lesenswert
nicht lesenswert
Thomas W. schrieb:
>> Was genau ist denn die Applikation?
>
> ... Daten ueber 16Bit LVDS mit 125Ms einzulesen ...
>
> Der Rest geht uns eigentlich genau so wenig etwas an, wie die Konsistenz
> des Stuhlgangs vom TO.  ;-)
> Mir schon klar das wir immer nach Alternativlösungen suchen, aber wir
> können nicht immer alle Leute gleich mit "Was ist deine App" nerven.

Ich sehe das in diesem Fall schon als Sinnvolle Frage an.
Bis jetzt ist nur die Aussage "16 x Parallel 125 Mbit Einlesen" gemacht.
Einlesen nach dev0? oder mir den Daten auch noch irgend was gemacht 
werden?
Der Begriff "DSP" könte ggf. noch vermuten lassen das hier am ende auch 
noch eine Umfangreiche Verarbeitung der Daten stattfinden soll.
Aber alles in allem kann hier niemand anhand der spärlichen Angaben auch 
nur ansatzweise abschätzen was der TO überhaupt machen will und was er 
dafür eventuell an "Leistung" brauchen würde.

von Siggy Speed (Gast)


Bewertung
1 lesenswert
nicht lesenswert

von Gustl B. (-gb-)


Bewertung
0 lesenswert
nicht lesenswert
Irgend W. schrieb:
> Der Begriff "DSP" könte ggf. noch vermuten lassen das hier am ende auch
> noch eine Umfangreiche Verarbeitung der Daten stattfinden soll.

Danach war aber nicht gefragt.

Ja, manche DSPs haben tatsächlich LVDS Anschlüsse wie der TigerShark, 
aber ist eher unüblich. Du könntest aber das LVDS vorher in CMOS 
umwendeln. Oder eben FPGA, da haben selbst die kleinen Exemplare meist 
viele LVDS IOs. 125 MHz sind da auch gut machbar.

von Olaf (Gast)


Bewertung
0 lesenswert
nicht lesenswert
> Ja, manche DSPs haben tatsächlich LVDS Anschlüsse wie der TigerShark,

Sieht cool aus. Ist mir aber zu teuer. :-)

Lasst mich mal meine Frage erweitern.

Was ist denn das hoechste an Samplerate und Aufloesung das man mit einem 
gaengigen und nicht zu teuren DSP so hinbekommen kann. Ich muss schnell 
samplen, hab dann aber viel Zeit um in Ruhe zu rechnen.

Nachdem was ich an Datenblaettern gelesen habe wuerde ich sagen das man 
10bit und 40Ms noch gut mit einem DSP machen kann, so ab 12Bit und 65Ms 
(oder 80?) ist dann ein FPGA die bessere Wahl. Schon alleine weil die 
ADCs dann LVDS haben. Würdet ihr da zustimmen?

Was ist denn das schnellste (samplerate!) Demoboard mit ADC das ihr so 
kennt?

Olaf

von Fitzebutze (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Ich würde mal sagen: Manche FPGAs sind die billigsten LVDS-Wandler, bei 
der CPU dahinter muss es nicht zwingend ein DSP sein. Du musst dir dann 
noch die Frage nach Stückzahlen versus Entwicklungsaufwand stellen, plus 
den Klassiker beantworten: Wo sollen die (verarbeiteten) Daten hin und 
über welches Interface, müssen die Daten gepuffert werden?

Grundsätzlich nehme ich für sowas einen FPGA-SoC mit 
UDP-Streaming-Framework und passe allenfalls die Interfaces und 
DSP-Cores (Kompression/Verarbeitung) an. Dazu wurde quasi die 
'eierlegende Wollmilchsau' als Tochtermodul entwickelt.

Man kann auch einen ZynQ draufschmeissen, wenn es ein Xilinx-FAE 
schaffen sollte, eine passende Referenzlösung zu präsentieren, lohnt 
sich das auch (Meist auch eine Frage der Stückzahlen, billig sind die 
Chips nicht).

Olaf schrieb:
> Was ist denn das hoechste an Samplerate und Aufloesung das man mit einem
> gaengigen und nicht zu teuren DSP so hinbekommen kann. Ich muss schnell
> samplen, hab dann aber viel Zeit um in Ruhe zu rechnen.

Da kannst du bei den günstigen TI oder ADI DSPs etwa 30-60 MSamples (16 
bit) rechnen. Der limitierende Faktor ist meist das (externe) 
Puffer-RAM, intern geht mehr, aber nur in kleinen Paketen.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.