Buck Down Converter PCB (hier LM33630)

[D a v i d K. (oekel)]

Hi,

ich habe mir folgenden Regler aus dem TI Webbench empfehlen lassen und 
entsprechendes Design aus dem Datenblatt gezogen.

Doch leider bekomme ich es nicht so schön gelayoutet wie im Beispiel, 
weil die Couts deutlich größerer Bauform sind, als dass die GND Fläche 
(zwichen Cout und Cin) so klein bleiben könnte wie im Bild.

Außerdem verstehe ich deren Vias für "PGOOD" und "EN" nicht wirklich. Wo 
gehen die hin?

Wäre es möglich mich auf die wirklich wesentlichen Dinge hier 
hinzuweisen, denn so bekomme ich es nicht zusammen.

Ich weiß, dass der Regelkreis (Spule IC) möglichst klein sein sollte.
Aber welche Bauteile gehören noch in den kritischen Pfad?

LG

[Günni (Gast)]

Steht alles im Datenblatt: PGOOD ist ein Ausgang der anzeigt, ob die 
Ausgangsspannung korrekt ist. Das ist ein "open drain" Ausgang. Der 
Transistor zieht den Pin nach GND wenn die Spannung nicht den korrekten 
Wert hat.
EN ist ein Eingang, mit dem der Regler ein- bzw. ausgeschaltet werden 
kann. Wird der Eingang auf High gezogen (mehr als 1,3 V) startet der 
Wandler. (Der Pin kann mit der Eingangsspannung verbunden werden, wenn 
der Wandler permanent laufen soll.) Zieht man den Pin auf LOW, ist der 
Wandler abgeschaltet. Der Pin darf aber nicht offen gelassen werden.

Die Spule sollte übrigens nicht zu "klein" sein. Wenn der Kern zu klein 
ist und die Spule in die Sättigung kommt, gibt es Probleme. Im 
schlimmsten Fall wird dann die Eingangsspannung voll auf den Ausgang 
durchgelassen und der Wandler durch den dann fließenden hohen Strom 
zerstört. Dass die angeschlossene Schaltung durch die Überspannung 
zerstört werden kann, ist klar.

[Roland M. (r0land)]

En für Enable kannst/solltest du mit VIN verbinden, dann ist der 
dauerhaft an.
Pgood gibt dir ein Feedback ob die Ausgangsspannung ok ist. Kannst du 
offen lassen oder z.B. nutzen um einen uC zu reseten sobald sich die 
Spannung z.B. beim start des Buck Converters im gewünschten Bereich 
stabilisiert hat.

[Clemens L. (c_l)]

D a v i d K. schrieb:
> Doch leider bekomme ich es nicht so schön gelayoutet wie im Beispiel,
> weil die Couts deutlich größerer Bauform sind, als dass die GND Fläche
> (zwichen Cout und Cin) so klein bleiben könnte wie im Bild.

VIN und COUT kannst du nach außen schieben (solange CHF noch nah am Chip 
bleibt).

[D a v i d K. (oekel)]

Clemens L. schrieb:

> VIN und COUT kannst du nach außen schieben (solange CHF noch nah am Chip
> bleibt).

Gilt das auch für C_boot und C_VCC?

Also C_Hf und die Spule müssen nah ran, der Rest ist egal?

[D a v i d K. (oekel)]

Günni schrieb:
> Steht alles im Datenblatt: PGOOD ist ...

Die Funktionen sind mir klar.
Es ging ums Layout. Wieso sind diese im Bild nur als Vias vermerkt und 
warum sollen diese "idealerweise" genau dort sitzen?

[Clemens L. (c_l)]

D a v i d K. schrieb:
> Gilt das auch für C_boot und C_VCC?

Auf Seite 5 des Datenblatts steht dort weder "with short wide traces" 
noch "directly". Aber bei denen sollten doch keine Platzprobleme sein?

> Wieso sind diese im Bild nur als Vias vermerkt

Weil sie layoutmäßig nicht so wichtig sind und "irgendwo" hin gehen.