Forum: Platinen Verzinnungstests - Lötpads von Hand zeichnen?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Pit F. (pidaeus)


Bewertung
0 lesenswert
nicht lesenswert
Moin Zusammen,

Im Rahmen eines Forschungsprojekts soll die Verzinnung von Platinen 
untersucht werden. Nun Muss ich gestehen, dass ich nicht genau weiß was 
genau (und wie) untersucht wird, da ich nicht direkt an dem Projekt 
mitarbeite.

Was ich weiß ist, dass wir dafür Platinen brauchen, die untersucht 
werden können.
Da es nur um die Pads geht und die Platine auch nicht bestückt wird war 
nun meine Überlegung mir den ganzen Umweg Schaltplan, Bauteile, 
Leiterbahnen und co. zu sparen und die Pads einfach zu Zeichnen.

Soweit die Theorie.



zur Praxis:

Wenn ich ein Bauteil zu meiner Layout-Zeichnung hinzufüge liegen die 
Pads auf den folgenden Ebenen (korrigiert mich bitte):
 - Cu (Kupferschicht, klar)
 - Paste (Der Bereich in dem die Lötpaste aufgetragen wird)
 - Mask (Der Bereich in dem die oberste Schicht weggeätzt wird um das 
Kupfer
   freizulegen)

Da ich mir aber die Bauteile sparen will, kann ich einfach Pads auf 
diesen Ebenen zeichnen (Polygon-Tool)?

Die Flächen auf der Ebene 'Mask' sind etwas größer als auf 'Cu' und 
'Paste', ich schätze das sind einfach Toleranzen, sodass auf jeden Fall 
das ganze Pad freigelegt wird?

Soweit meine Überlegungen.
Könnte so klappen? Völliger Quatsch? Gegenvorschläge?

Einen Hersteller für die Platinen (Projektpartner?) hätten wir meines 
Wissens.

Freue mich auf regen Austausch,
Pit

von georg (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Pit F. schrieb:
> Könnte so klappen?

Klar klappt das, ist aber u.U. viel Arbeit - Testplatinen haben ja 
typischerweise soviele Pads wie nur draufpassen. Bauteile haben 
normalerweise mehr als 1 Pad, gern auch 100 oder mehr.

Du kannst vielleicht mit Copy and Paste arbeiten: z.B. 5 x 5 Pads 
zeichnen, markieren, kopieren und einfügen usw. Wenn du alle Pads 
einzeln zeichen willst wirst du wahnsinnig. Felder mit Pads arten auch 
ziemlich schnell aus, ich habe mal eine Testplatine mit einem Pad-Feld 
gezeichnet, die hatte 25000 Pads.

In Zeiten von SMD haben Leiterplatten meistens viele viele verschiedene 
Padformen. Aber ich weiss ja auch nicht was eigentlich getestet werden 
soll.

Georg

von Pit F. (pidaeus)


Bewertung
0 lesenswert
nicht lesenswert
Besser spät als nie:

Hallo Georg,
Es geht um die Qualität der Verzinnung/Verzinnungsfehler. Ganz genau 
weiß ich's wie gesagt leider auch nicht.
Was genau für Pads müsste auch noch geklärt werden.

Der Arbeitsaufwand ist mir schon bewusst, ist ja auch noch nicht sicher, 
dass es was wird. Aber auf jeden Fall gut zu wissen, dass das so 
funktioniert.

Besten Dank,
Pit

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.