Der NMOS BS170 hat eine 'Gate Threshold Voltage' von 0,8 V bis 3 V (VDS
= VGS, ID = 1mA).
Wie kann ich die VGS(th) in LTSpice XVII beeinflussen? Im Modell unten
liegt VGS(th) bei ca. 2,1 V.
1 | * Library of PHILIPS Field Effect Transistors
|
2 | * $Revision: 1.3 $
|
3 | * $Author: hirasuna $
|
4 | * $Date: 06 Jul 2001 14:50:26 $
|
5 |
|
6 | .SUBCKT BS170/PLP 1 2 3
|
7 | * 1=drain 2=gate 3=source
|
8 | Cgs 2 3 12.3E-12
|
9 | Cgd1 2 4 27.4E-12
|
10 | Cgd2 1 4 6E-12
|
11 | M1 1 2 3 3 MOST1
|
12 | M2 4 2 1 3 MOST2
|
13 | D1 3 1 Dbody
|
14 | .MODEL MOST1 NMOS(Level=3 Kp=20.78u W=9.7m L=2u Rs=20m Vto=2 Rd=1.186)
|
15 | .MODEL MOST2 NMOS(VTO=-4.73 Kp=20.78u W=9.7m L=2u Rs=20m)
|
16 | .MODEL Dbody D(Is=125f N=1.023 Rs=1.281 Ikf=18.01 Cjo=46.3p M=.3423
|
17 | + Vj=.4519 Bv=60 Ibv=10u Tt=161.6n)
|
18 | .ENDS
|