Mictrostripmatching LDMOS

[Ingo (Gast)]

Hi!

Verständnisfrage. LDMOS sind sehr niederohmig am Gate und bringt etwas 
kapazitive Reaktanz mit sich. Wenn ich das nun auf 50R+j0 anpassen will, 
muss ich transformieren.

Beispiel mit Random-Werten (siehe Illustration): ich rechne als erstes 
die reine R-Anpassnetzwerk aus (L+C Wert) und schlage dann den 
entsprechenden induktiven Wert zum Kompensieren von der internen 
LDMOS-Gatekapazität mit auf L im Anpassnetzwerk drauf. Soweit OK?

Was mich in den Datenblättern Irritiert: das ist oft ein Layout für eine 
Musterplatine bei. Die Microstrip-Leiterbahn am Gate ist da gerne mal 
8..10mm breit. Siehe Grafikauschnitt. Eigentlich habe ich mal gelernt, 
dass man für L bei Mictrostrips mir Z möglichst hoch gehgen soll (Z=100R 
und mehr - ergo dünne Bahn). Kann es sein, dass die Bahnen deswegen so 
dick sind (damit Z = niedrig, um 15R - und damit auch lang) weil die 
Bahnen immerhin die hohen Gateströme tragen müssen und zu dünne 
Leiternbahnen zwar kürzer wären (um auf L) zu kommen, dann aber 
wegbrennen würden?

Dank im Vorraus!

[René H. (dj1yr)]

Gate und hohe Ströme bei LDMOS?
Ich denke mal du redest vom Drain oder?

[Ingo (Gast)]

Hallo René,

trifft auch auf (hauptsächlich) Drain zu. Im Grunde Interessiert mich 
wie ich diese Stepped Impedance Transformatoren berechne.

[Pandur S. (jetztnicht)]

Eine gesteppte Transformation geht ueblicherweise mit einem Wellenlaenge 
viertel Stueck mit dem geometrischen Mittel (wurzel aus dem Produkt) der 
beiden angrenzenden Impedanzen.
Normalerweise geschieht die transformation, welche meist breitbandig 
gewuenscht ist, ueber den Trafo aus Koax Wellenleiter, mit Schirm gegen 
Innenleiter. Damit kriegt man in einem Schritt eine Vervierfachung der 
Impedanz hin.

[Mikrowilli (Gast)]

Hallo Ingo,

sobald die Anpaßstrukturen in die Größenordnung der Wellenlänge kommen, 
ist es zweckmäßiger, solche Leitungen nicht mehr als L oder C zu 
betrachten, sondern eben als Leitungen. Die Lambda/4-Leitung ist 
übrigens nur ein Sonderfall der Impedanztransformation; auch kürzere 
Leitungen (oder Kombinationen aus mehreren aneinandergereihten kurzen 
Leitungsstücken unterschiedlichen Wellenwiderstands bewirken eine 
Impedanztransformation.

Das beste Werkzeug zur Veranschaulichung ist das Smith-Diagramm, auch 
wenn der Einstieg für den Neuling etwas abschreckend wirken mag. Ein 
brauchbares Simulationsprogramm findest Du z.B. hier:

http://www.fritz.dellsperger.net/smith.html

Einführungen bzw. Tutorials zum Smith-Diagram finden sich im Internet 
reichlich; einer Empfehlung möchte ich mich hier enthalten.

[argos (Gast)]

Ingo schrieb:
> Beispiel mit Random-Werten (siehe Illustration): ich rechne als erstes
> die reine R-Anpassnetzwerk aus (L+C Wert) und schlage dann den
> entsprechenden induktiven Wert zum Kompensieren von der internen
> LDMOS-Gatekapazität mit auf L im Anpassnetzwerk drauf. Soweit OK?

...oder abhängig von der Eingangskapazität des Transistors, ein 
PI-Netzwerk mit dazu passender Bandbreite.

Ingo schrieb:
> Was mich in den Datenblättern Irritiert: das ist oft ein Layout für eine
> Musterplatine bei. Die Microstrip-Leiterbahn am Gate ist da gerne mal
> 8..10mm breit. Siehe Grafikauschnitt.

Im Bsp. wird anscheinend auf sym. 2 x 25 Ohm transformiert. Vielleicht 
wollte der Designer mit gekoppelten 25 Ohm Leitungen (~8mm Breite bei 
FR4/1,5mm) weiterarbeiten und hat daraus sein L-C-L-C Netzwerk 
realisiert.