Hallo liebe Community, ich habe in KiCad eine Platine designed und bei JLCPCB bestellt. Soweit hat das auch gut geklappt, allerdings scheint bei meinem Buck-Converter etwas schief gelaufen zu sein. Könnt ihr im Schaltplan einen Fehler entdecken? Es scheint so als hätte JLCPCB für R2 einen falschen Widerstand verwendet (6.7k statt 10k), was ein Fehlverhalten natürlich erklärt. Bevor ich die Platte jetzt neu kaufe wollte ich aber fragen ob sonst noch Fehler/Probleme auffallen? Den R2 kann ich leider auch nicht tauschen (0402 kann ich nicht händisch löten).. Besten Dank und schöne Grüße, Manuel
Manuel schrieb: > Widerstand verwendet (6.7k statt 10k), was ein Fehlverhalten natürlich > erklärt. Bevor ich die Platte jetzt neu kaufe wollte ich aber fragen ob > sonst noch Fehler/Probleme auffallen? Den R2 kann ich leider auch nicht > tauschen (0402 kann ich nicht händisch löten).. 0402 ist wirklich kein Problem. Selbst ohne Lupenlampe. Zum probieren kann man da auch einen 0603er draufbauen. Und die Platine ist eh schon hin, also kann man dabei auch nichts verlieren. Ich würde wann immer möglich den Widerstand tauschen, und probieren, ob zumindest das Layout geht. Sonst kostet jede Iteration eine Bestellung.
Was wirklich seltsam ist: R2 ist laut Messung nur 6.7K, dann sollte ja eigentlich weniger als 5V rauskommen (Vsense wird auf 1.2 V geregelt). Tatsächlich kommen aber bei 12V Vin schon 5.5V raus. Lege ich eine höhere Vin an steigt auch Vout... Bin irgendwie ratlos
Danke, werde ich jedenfalls probieren! Eventuell zeichne ich die Platine auch um (auf 0603 oder gar größer) und löte alle SMD Bauteile selbst rauf (Hab schon jetzt einen ADS1220 problemlos raufbekommen). Aber grober Fehler ist in diesem Bereich keiner zu sehen?
Habs mir doch mal angeschaut, weils grad fad war. ENA darf max. 7V sein. Dein Regler ist also vermutlich tot. Lass ENA floaten. Du kannst mal den ENA-Pin abknippsen, vielleicht hat ers ja überlebt, aber sehr zuversichtlich wäre ich nicht. PS: Man zeichnet einen Schaltplan nicht so. Was sollen bitte die ganzen Offpageconnectoren? Das machts unübersichtlich. Weglassen, direkt verbinden.
Und die Drossel kommmt mir arg klein vor. Auf welcher Grundlage wurde die ausgewählt?
Inschenör schrieb: > Und die Drossel kommmt mir arg klein vor. Auf welcher Grundlage > wurde > die ausgewählt? Sorry, stimmt nicht. Da habe ich mich verschaut :-(
Dann miss doch mal BUCK_FEEDBACK. Und zwar möglichst mit Oszi. Kann es sein, dass Q1 falschrum ist? So leitet doch die Body-Diode immer... C5 ist laut Datenblatt typischerweise 10nF, nicht 100nF. Und Enable soll nicht auf VIN, sondern man soll ihn offen lassen. Ich hab das Datenblatt jetzt nur überflogen, bestimmt hab ich Dinge überlesen... MfG, Arno
Arno schrieb: > Kann es sein, dass Q1 falschrum ist? So leitet doch die Body-Diode > immer... Ohne Body-Diode würde Source auf der selben Spannung liegen wie das Gate. Die Body-Diode hebt also die Spannung an Source an, so das der ganze Kladeradatsch leitend wird. Und letztendlich, würde es der Schaltung ihren Sinn rauben....
Danke für die ganzen Tipps. Ich kann das leider erst morgen überprüfen, werde mich dann aber nochmal melden! Es ist meine allererste Platine, da hab ich wohl nicht alles richtig gemacht. Grundsätzlich habe ich mich schon an das Datenblatt gehalten (dachte ich zumindest)
Teo schrieb: > Arno schrieb: >> Kann es sein, dass Q1 falschrum ist? So leitet doch die Body-Diode >> immer... > > Ohne Body-Diode würde Source auf der selben Spannung liegen wie das > Gate. Die Body-Diode hebt also die Spannung an Source an, so das der > ganze Kladeradatsch leitend wird. > Und letztendlich, würde es der Schaltung ihren Sinn rauben.... Du hast Recht, ich hab mir mal wieder das Hirn verknotet in der P-FET-Verpolschutz-Schaltung. Den Punkt also streichen, Manuel :) MfG, Arno
Ich bin mir fast sicher, dass das fehlerhafte Verhalten durch den angeschlossenen ENA verursacht wird. Keine Ahnung was ich mir dabei gedacht habe, Floating war mir irgendwie unsympathisch. Sollte aber einfach änderbar sein, indem ich einfach den Fuß abzwicke. Ich werde morgen berichten! Danke nochmals
Den 10k Widerstand kannst Du in der Schaltung nicht zuverlässig messen, ein kleinerer Wert kann immer angezeigt werden. Ein größerer allerdings nicht. 0402 vermeide ich auch, meine persönliche Schmerzgrenze sehe ich bei 0603. Es ist immer eine gute Idee die Arbeitssweise eines Wandlers am Fehlerverstärker zu überprüfen: Regelt sich der feedback-input ein auf die Referenzspannung? Bei control-Eingängen in CMOS-ICs habe ich mir angewöhnt Serienwiderstände (100k) einzufügen, da kann eigentlich nichts kaputt gehen.
:
Bearbeitet durch User
Zeig doch mal dein Layout. Auch da kann man sich bei Schaltreglern Bugs einbauen. Für ein Redesign: hör mit 0402 auf. Du gewinnst keinen Platz dadurch und nimmst dir zuhause die Möglichkeit, ohne teures Equipment da etwas zu korrigieren. Und selbst mit entsprechender Lötstation und Mikroskop sind Fädeldrähte an 0402 anstrengend.
Manuel schrieb: > Ich bin mir fast sicher, dass das fehlerhafte Verhalten durch den > angeschlossenen ENA verursacht wird. Keine Ahnung was ich mir dabei > gedacht habe, Floating war mir irgendwie unsympathisch. Ja, das ist konkret falsch. ENA(ble) wird mit 7V absolut max Rating angegeben. Mit etwas Pech ist der Regler jetzt im Jenseits. Ansonsten: 1. Q1 begrenzt Vin auf 30V 2. D1 sollte auf 10 Volt gesetzt werden, das kann denn RDSon von Q1 verringern 3. C1 u. C2: Sind das Keramik C's? Falls ja müssen die ja recht volumig sein, falls sie das nicht sind: Wurde der DC-Bias berücksichtigt? 4. Grundsätzlich: Woher kommt die Idee einen Regler aus dem Jahr 2006 zu benutzen? Da gibt es wirklich moderneres. Ein Beispiel (im Namen recht ähnlich) wäre der TPS54308. Der braucht auch keine Freilaufdiode, hat erheblich kleinere C's, die Spule schrumpft und die Effizienz ist merklich besser.
Vielen Dank nochmal an alle für die Hilfe! Ich habe heute den ENA abgetrennt und der Buck-Converter funktioniert und regelt auf 4.92V ein (getestet mit 12V und 24V Vin) Danke Mark. S, eigentlich logisch dass man die Widerstände in der Schaltung nicht mehr richtig messen kann! Ich hatte das mit dem Feedbackloop überprüft, der hatte sich auch bei 12V eingeregelt. Durch die hohe Spannung an ENA wurde der Buck-Converter weit außerhalb der Spezifikationen betrieben.. Den Tipp mit den 100k Eingangswiderständen nehme ich für die Zukunft gerne mit, super vielen Dank! @kevin: ich hab im Layout alle Beschriftungen entfernt, daher ist es wohl möglicherweise etwas schwierig nachzuvollziehen was ich getan habe. Ich möchte auch nochmals darauf hinweisen, dass das mein allererstes PCB ist und ich wsl oft Overkill betrieben habe und einiges sicher nicht ideal ist (nur etwas Erfahrung mit Lochrasterplatinen). @Michael: C1 & C2 sind Keramikkondensatoren. Vielen Dank für deine Tipps und Hinweise! Ich hab während des Designs versucht möglichst viele bei JLCPCB lieferbare Komponenten zu verwenden. Jetzt wo ich weiß wie einfach SMD-Bauteile lötbar sind, würde ich das nicht mehr so machen. Der TPS54308 ist notiert. An alle: Vielen Dank für eure schnelle Hilfe. Nachdem ich sonst oft stundenlang nach kleinen Fehlern suche habt ihr mir innerhalb kürzester Zeit enorm weitergeholfen!
Hallo Manuel. Manuel schrieb: > @kevin: ich hab im Layout alle Beschriftungen entfernt, daher ist es > wohl möglicherweise etwas schwierig nachzuvollziehen was ich getan habe. Tipp: Beschriftungen nicht entfernen/löschen, wenn sie zu groß werden, sondern "unsichtbar" schalten. Das ist mit KiCad möglich. Du kannst dann immer noch in Deiner Board Datei nachsehen, was was ist, und für einen vergrößerten Bestückungsausdruck kannst Du sie auch wieder einschalten. Das geht Global unter in PCBnew unter Datei > Plotten > PDF wählen > "Erzwinge Plooten unsichtbarer Werte/Referenzen" Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
:
Bearbeitet durch User
Manuel schrieb: > C1 & C2 sind Keramikkondensatoren. Die GND-Anbindung von C1 ist in deinem Layout sehr ungeschickt. Die Leiterschleife mit deinem Buck-Regler sollte möglichst klein sein. Stattdessen muss der GND-Strom von C1 erst nach rechts fließen (in Richtung TC-Stecker) und sich dort durch ein einzelnes, kleines GND-Via quetschen um auf der bottom-Seite einen Rückweg zum TPS zu finden. Für ein eventuelles Neudesign: Drehe C1 um 90° nach rechts, und führe beide Anschlüsse dann möglichst direkt an deinen Schaltregler. Bei Buck ist der Eingangskondensator der "kritischste". Vergleiche deine Anbindung von C1 mit der der "input bypass capacitors" im Datenblatt (Fig. 20) https://www.ti.com/lit/ds/symlink/tps5430.pdf?ts=1612330466250&ref_url=https%253A%252F%252Fwww.google.com%252F Im Entwurf von TI nehmen sie auch deswegen "nur" 10µF, weil das in kleineren Baugrößen vorhanden ist als dein 220µF-Kondensator, und deswegen kürzere Leitungswege zum TPS realisiert werden können.
Achim S. schrieb: > Im Entwurf von TI nehmen sie auch deswegen "nur" 10µF, weil das in > kleineren Baugrößen vorhanden ist als dein 220µF-Kondensator, und > deswegen kürzere Leitungswege zum TPS realisiert werden können. Der Eingangskondensator C1 ist ohnehin kein reales Bauteil. Im Schaltplan ist dieser Bipolar, laut TO keramisch. Im Layout ist C1 dann Unipolar, vermutlich ein Aluelko. Der keramische Typ 220uF minimum 25V besser 50V kostet ab 40 Euro aufwärts. Der Elko ist als Eingangskondensator mehr oder weniger ungeeignet, siehe TI DB. Hier muss gründlich überarbeitet werden.
Danke Bernd & Archim. Ich werd das Board in den nächsten Tagen überarbeiten und mich dann nochmals hier melden. Michael hat recht, C1 ist ein Elko-Kondensator (VEH221M1VTR-0810).. Oje
Manuel schrieb: > Könnt ihr im Schaltplan einen Fehler entdecken? Ja. Erstens: Dein Q1 ist falsch. Vielleicht verrätst du mal, was du damit bezwecken willst. Wenn es ein Verpolschutz sein soll, dann mache ihn richtig herum. Zweitens: Dein Schematic ist zeichnerisch eine Katastrophe. Warum machst du denn bloß keinen RICHTIGEN Stromlaufplan? All deine komischen Ports wie BUCK_IN und BUCK_OUT usw. sind unleserlicher Mist. Muß mal gesagt werden. Zeichne einfach die Netzlinien dorthin, wo sie hingehören, dann kannst du dir all diese Portsymbole sparen. Die machen deinen eigentlich sehr einfachen Stromlaufplan nur extrem unleserlich - und fehleranfällig. Bernd W. schrieb: > Tipp: Beschriftungen nicht entfernen/löschen, wenn sie zu groß werden, > sondern "unsichtbar" schalten. Das ist mit KiCad möglich. Nein, so macht man so etwas nicht. Man will ja auf dem Bestückungsplan sehen, was da wohin gehört - und dazu müssen die Beschriftungen auch gedruckt werden und nicht unsichtbar sein. Stattdessen verringert man die Fontgröße im Board derart, daß: 1. die Beschriftungen ordentlich neben dem betreffenden BE plaziert werden können und sich nichts überlappt, weil man es dann nur schlecht lesen kann. 2. die Beschriftungen zum Board passen. Wenn man sich den Bestückungsplan für ein kleines Board ausdruckt, dann wird man das so vergrößern, daß die LP einen ordentlich großen Teil des Papiers ausmacht und dann ist auch eine kleine Schrift hinreichend vergrößert, so daß sie gut lesbar ist. W.S.
Hallo W.S. W.S. schrieb: > Bernd W. schrieb: >> Tipp: Beschriftungen nicht entfernen/löschen, wenn sie zu groß werden, >> sondern "unsichtbar" schalten. Das ist mit KiCad möglich. > > Nein, so macht man so etwas nicht. Man will ja auf dem Bestückungsplan > sehen, was da wohin gehört - und dazu müssen die Beschriftungen auch > gedruckt werden und nicht unsichtbar sein. Du bist zu ungeduldig. Hättest Du mal bis zum Ende gelesen: "und für einen vergrößerten Bestückungsausdruck kannst Du sie auch wieder einschalten. Das geht Global unter in PCBnew unter Datei > Plotten > PDF wählen > "Erzwinge Plooten unsichtbarer Werte/Referenzen" " Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
@W.S: Warum ist Q1 falsch? Die Schaltung habe ich hier entdeckt: http://www.lothar-miller.de/s9y/categories/39-Verpolschutz Vielen Dank!
Manuel schrieb: > @W.S: Warum ist Q1 falsch? Die Schaltung habe ich hier entdeckt: Der ist richtig. Wurde ja auch schon gestern falsch angemerkt (und dann nacher wieder korrigiert). Das wird gerne verwechselt, weil man gewohnt ist, den pFET an der Stelle in Sourceschaltung zu sehen. Dass du im Schaltplan lieber weniger mit Ports arbeiten sondern stattdessen die tatsächlichen Verbindungen einzeichnen solltest, würde ich unterschreiben. (Aber das wurde ja auch schon vorgestern angemerkt)
Manuel schrieb: > Warum ist Q1 falsch? Die Schaltung habe ich hier entdeckt Die Schaltung um den Verpolungsschutz ist grundsätzlich RICHTIG Allerdings ist die Bauteileauswahl bzw. Dimensionierung eher suboptimal. Ich zitiere mich mal selbst: Michael K. schrieb: > 1. Q1 begrenzt Vin auf 30V > 2. D1 sollte auf 10 Volt gesetzt werden, das kann denn RDSon von Q1 > verringern Ansonsten hat der verwendete T einen recht hohen RDSon, da gibt es besseres. Fazit: Verpolungsschutz ist ok, aber es geht durchaus besser
Das Layout überarbeite noch mal deutlich. Am Eingang fügst du 10µ in 0805 hinzu und platzierst den direkt am Eingangspin und dem Exposed-Pad. Die Freilaufdiode platzierst du direkt zwischen Exposed-Pad und BUCK_OUT. Das ganze ist im Datenblatt auf Seite 22 auch dargestellt. Das, was du da gebaut hast, ist eher eine EMV-Kanone, als ein Schaltwandler.
Kevin K. schrieb: > Am Eingang fügst du 10µ in 0805 hinzu Da bleibt bei 30V defacto nichts mehr übrig. DC-Bias! Ein 1210 könnte reichen.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.