LTSpice BUZ111S model importieren - wo ist mein Fehler?

[Helge (Gast)]

Im Netz einige .lib gefunden mit Modellen für Siemens/Infineon BUZ111S. 
Die sollen alle für PSpice sein und sehen anders aus als ich das 
erwartete. Ich schaffs nicht, entweder die .lib einzubinden oder das 
model direkt in den Plan zu schreiben. Wo ist mein Fehler? Ist diese Art 
model für LTSpice nicht geeignet?

.SUBCKT BUZ111S_L1 GATE DRAIN SOURCE
.PARAM   Cgs=0.921N Cox=6.15N Kgd=3.24N VSW=-1.61 cjo_ds=3.65n
.PARAM   W=4.204 L=1.025U VTH=3.68 alpha=0.5 RG=3 RD=4.17M RS=.6M LG=7N LD=5N LS=2N
.PARAM   nsub=1.03E17 tox=81E-9 uo=575 vmax=1.25E5 bv =62 trr=100n ISE=2.1n  
.MODEL DB_L1   D   (BV= {bv}, CJO ={cjo_ds},  TT ={trr}, IS ={ISE})
.MODEL NMOS_L3 NMOS (LEVEL=3,W={W},L={L},VTO={VTH},nsub={nsub},tox={tox},vmax={vmax},u0={uo})
R_RG         5 gi  {RG}  
S_S2         gcox cbias 0 vgcox S2
RS_S2        0 vgcox 1G
        .MODEL S2 VSWITCH Roff=1e6 Ron=100 Voff=-0.01 Von=0
S_S1         gi gcox 0 vgcox S1
RS_S1        0 vgcox 1G
        .MODEL S1 VSWITCH Roff=1e6 Ron=100 Voff=0 Von=-0.01
E_E5         vgcox 0 VALUE { -V(DCB)+V(Vdepl)+{VSW} }
R_RDUMMY         RDM RDP  1E12  
E_ABM11         Vdepl 0 VALUE { if (V(Vdg) >0.0, V(Vdg)   
+ +2*({Kgd}/{Cox})**2*(1-sqrt(1+(V(Vdg)/({Kgd}/{Cox})**2))),0)   }
E_ABM22         Vgox 0 VALUE { V(Vdg)-V(Vdepl)     }
D_D5         DSB DCB DB_L1 
R_RKLEIN         RDM RKP  .01m  
E_E6         cbias 0 VALUE { V(gi) }
R_R12         0 cbias  1E12  
M_X1         RDM gi DSB DSB NMOS_L3
R_R8         DSB gi  1E12  
C_C7         DSB gcox  {Cox}  
C_CGS1         DSB gi  {Cgs}  
R_RLKG         DSB gi  1E12  
V_VID         DCB RDP DC 0V AC 0V 
L_LD         DCB DRAIN  {LD}  
L_LS         SOURCE 7  {LS}  
R_RS         7 DSB  {RS}  
E_E4         RDP RKP VALUE { {alpha}*(V(RDM)-V(DSB))**2+I(V_VID)*
+ {RD}/(300/(TEMP+273))**1.5 }
L_LG         GATE 5  {LG}  
G_G4         RDM gi VALUE { if (time>50n, DDT({Cox}*V(Vgox, 0)),0) }
E_ABM21         Vdg 0 VALUE { V(RDM)-V(gi)+{alpha}*(V(RDM)-V(DSB))**2    }
.ENDS    BUZ111S_L1

[Helge (Gast)]

Entweder kommt dieser Fehler oder die .lib wird nicht gefunden, auch 
nicht mit include.

[arkla (Gast)]

Das Symbol nmos.asy erfordert die Reihenfolge D G S.

Mit

*.SUBCKT BUZ111S_L1 GATE DRAIN SOURCE
.SUBCKT BUZ111S_L1 DRAIN GATE SOURCE

in der lib funktioniert es.

[Helge (Gast)]

Bei mir: geht nicht. Deins schon. Die lib aus der ich das model habe 
anbei

[Helge (Gast)]

im .asc file sind die SYMATTR anders. Was ist der Grund dafür, kanns das 
sein?

geht nicht
SYMATTR InstName V1
SYMATTR Value 10
SYMBOL nmos 1040 144 M180
WINDOW 0 70 57 Bottom 2
WINDOW 3 42 -11 Right 2
SYMATTR InstName Q1
SYMATTR Value BUZ111S_L1
SYMBOL res 1104 160 M0
SYMATTR InstName RL
SYMATTR Value 10

geht
SYMATTR InstName U1
SYMATTR Value BUZ111S_L1
SYMATTR Prefix X
SYMBOL voltage 64 240 R0
WINDOW 123 0 0 Left 2
WINDOW 39 0 0 Left 2
SYMATTR InstName V2
SYMATTR Value 10
SYMBOL voltage -240 352 R0
WINDOW 123 0 0 Left 2
WINDOW 39 0 0 Left 2
SYMATTR InstName V1
SYMATTR Value 0

[arkla (Gast)]

Beim Einbinden von subcircuits ist es erforderlich, den Prefix auf "X" 
zu ändern.

[hinz (Gast)]

Du musst den Prefix von Q1 von "MN" auf "X" ändern!

[Helge (Gast)]

pling. geht.

Danke!

[arkla (Gast)]

Man kann auch für die oben angehängte lib ein eigenes Symbol erstellen, 
das die Auswahl aller darin enthaltenen Subcircuits über ein 
Drop-Down-Feld erlaubt - durch Doppelklick auf SpiceModel in den 
Eigenschaften.

Dabei kann auch gleich die passende Reihenfolge der Pins festgelegt 
werden.

[Helge (Gast)]

supercool. .asy speichern in /sym?

[hinz (Gast)]

Helge schrieb:
> supercool. .asy speichern in /sym?

Besser im Arbeitsordner der betreffenden Simulation, und natürlich in 
einem eigenen Sammlungsordner. Wenn man die Simulation dann jemand 
anderem geben will, muss man nur den kompletten Arbeitsordner übergeben, 
z.B. als Zip-File.

[Helge (Gast)]

Für meinen aktuellen Versuch hab ich mir erst mal nur den BUZ111 in eine 
lib gepackt. Ich hab vor einiger Zeit mein 13,8V-Netzgerät mit einer 
PFC-Induktivität heißoptimiert, der längere Stromfluß erwärmt die 
Gleichrichter. Nicht schlimm, nur ärgerlich. Die design flaws des LT4320 
machen die Optimierung damit unmöglich. Schlecht, aber (in der Simu) 
anders schlecht als erwartet. Ich vermisse grad den Bob Pease.

[hinz (Gast)]

Helge schrieb:
> aber (in der Simu)
> anders schlecht als erwartet.

Die parallel geschalteten MOSFETs dürfen im Schaltplan nicht an der 
selben Stelle sein.

Und die Drossel hat für passive PFC viel zu wenig Induktivität.

[Helge (Gast)]

ganze simu mit Trafo kommt noch

[Carlo (Gast)]

.. Zusammenfassung zur schnellen Erstellung eigener neuer
LTspice Bauelement Module ....
https://www.denshi.club/ltspice/2020/06/ltspice-4-2.html