Hallo, ich habe gerade eine Schaltung mit einem LVDS Treiber vor mir. SN65LVDS Wenn ich diesen mit 3.3V Spannung versorge, habe ich am Ausgange 0V (P) und 3.2V (N), was mir seltsam erscheint, bei einem Low Signal am Eingang. Die LVDS Signale gehen auf einen Steckverbinder und haben noch keine Gegenstelle, also auch keinen 100 Ohm Abschluss. So richtig ist mir nicht klar, welche Erwartungen ich haben müsste, wenn beide Ausgänge offen sind. Vier dieser ICs ziehen aktuell im Bereich 120mA bei 3.3V. Laut Datenblatt ist der Stromverbraucht so 20mA mit 100 Ohm Last. Auch das erscheint mir etwas hoch für "floating" Ausgänge. Könnte mir jemand bei der Interpretation Messwerte helfen? Habe ich noch ein grundlegendes Problem? Ich komme mit Schwerpunkt aus der VHDL Richtung und fasse nun zum ersten mal reale Hardware an der Hochschule an. Vielen Dank!
noob schrieb: > SN65LVDS Das ist eine ganze Baureihe von Bausteinen. > Wenn ich diesen mit 3.3V Spannung versorge, habe ich am Ausgange 0V (P) > und 3.2V (N), was mir seltsam erscheint, bei einem Low Signal am > Eingang. Das passt doch bei offenen Ausgängen. > Die LVDS Signale gehen auf einen Steckverbinder und haben noch keine > Gegenstelle, also auch keinen 100 Ohm Abschluss. Dann hast Du doch schon die Lösung gefunden. Bei vorhandenem Abschluss bricht die o.a. Spannung auf die spezifikationsformen paar hundert Millivolt ein. > So richtig ist mir nicht klar, welche Erwartungen ich haben müsste, wenn > beide Ausgänge offen sind. Zueinander komplementäre Spannungen mit viel zu hohen Pegeln. > Vier dieser ICs ziehen aktuell im Bereich 120mA bei 3.3V. > Laut Datenblatt ist der Stromverbraucht so 20mA mit 100 Ohm Last. > Auch das erscheint mir etwas hoch für "floating" Ausgänge. Schaltplan, detaillierte Fotos vom Aufbau, genaue Typenbezeichnungen.
Hallo, ich habe einen 100 Ohm Widerstand gefunden und konnte den zwischen P und N verbinden. Nun habe ich 1.38 und 1.05V. Das hatte ich erwartet! Ich habe inzwischen gelesen, dass LVDS als eine Art Stromquelle funktioniert und daher die 3V3 und 0V zustande kommen - ohne Terminierung. Notiz an mich: LVDS immer mit Test-Terminierung testen, wenn man das Endgerät nicht direkt zerstören will. Vielen Dank!
noob schrieb: > wenn man das Endgerät nicht direkt zerstören will. Warum? Ist was kaputt gegangen? Das wäre namlich ein echt schlecht designter Empfänger, wenn der ohne Terminierung gleich kaputtgehen würde. Immerhin könnte ja auch mal eine hochohmige kalte Lötstelle den Terminierungswiderstand "abklemmen"...
noob schrieb: > Notiz an mich: LVDS immer mit Test-Terminierung testen, wenn man das > Endgerät nicht direkt zerstören will. Behalte diese Weisheit besser für Dich. Es wird nichts zerstört, aber richtig funktionieren wird es wohl auch nicht. Übrigens, hast Du Dir das Datenblatt des SN65LVDS mal richtig angeschaut? TI hat dort noch jede Menge sehr nützlicher Hinweise zu LVDS aufgeführt. Das ist schon eher ein Kompendium. mfg klaus
noob schrieb: > Ich komme mit Schwerpunkt aus der VHDL Richtung und fasse nun zum ersten > mal reale Hardware an der Hochschule an. Dann sollte dir mindestens das hier bekannt vorkommen: https://de.wikipedia.org/wiki/Low_Voltage_Differential_Signaling Und die Graphik in der Mitte des Artikels sollte eigentlich alle deine Fragen beantworten, ohne daß du auch nur eine einzige Zeile hättest lesen müssen.
Klaus R. schrieb: > Übrigens, hast Du Dir das Datenblatt des SN65LVDS mal richtig > angeschaut? TI hat dort noch jede Menge sehr nützlicher Hinweise zu LVDS > aufgeführt. Das ist schon eher ein Kompendium. TI hat auch allgemeine Handbücher zum Thema LVDS https://www.ti.com/lit/ug/slld009/slld009.pdf https://www.ti.com/lit/ug/snla187/snla187.pdf
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.