Forum: FPGA, VHDL & Co. Timing von 'Fast' und 'Slow' corners


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von A. G. (grtu)


Lesenswert?

Hallo zusammen,

im Intel Timing Analyzer und sicherlich auch äquivalent bei Xilinx kann 
man die Delays von verschiedenen Pfaden bei verschiedenen Temperaturen 
und Geschwindigkeiten ("Fast" und "Slow") erzeugen lassen. Mich würde 
mal interessieren ob die Abweichungen bei den Delays in der realität 
tatsächlich so groß sind, oder ob das nur absolut oberen und unteren 
Limits sind. Habt ihr da Erfahrung wie stark die Abweichungen in ein und 
demselben Design etwa sind? Machen ein paar Millivolt in der 
Versorgungsspannung, ein paar Grad Temperatur und unterschiedliche Chips 
des gleichen Typs tatsächlich Abweichungen von etwa einem Faktor 2 bei 
den Delays?

Schöne Grüße,
grtu

von tja (Gast)


Lesenswert?

Servus,

ja, wir haben tatsächlich bei Xilinx bei IOs bei verschiedenen Chip 
schon delay im > 1 ns gemessen. Die Messungen waren aber innerhalb der 
Angaben des Datenblatts. Auch war ein deutlicher Unterschied zwischen 
"fast" und "slow" bei den IO Settings erkennbar.

Das sollte man bei einem kritischen Design auf jeden Fall im Hinterkopf 
behalten.

von Gustl B. (gustl_b)


Lesenswert?

Fast und Slow kenne ich bisher nur von den IOs, da kann man auch eine 
Treiberstärke mitgeben. Das macht auch wirklich einen Unterschied. Ich 
hatte mal ein schlecht geroutetes SPI da waren mit den Default 
Einstellungen deutliche Überschwingen, die konnte ich so weg bekommen.

von Markus K. (markus-)


Lesenswert?

A. G. schrieb:
> Machen ein paar Millivolt in der
> Versorgungsspannung

Ich habe neulich ein Paper über einen TDC (Time-to-Digital converter) im 
FPGA gelesen, da wurde von einem jitter von +-200ps berichtet, der zu 
90% durch einen Ripple von 10mV auf der 1.2V Versorgungspannung 
verursacht wurde. Mit einer besseren Versorgungsspannung waren es dann 
+-20ps.

Man benutzt für TDCs gerne (lange) ungetaktete Carry-Chains, also rohe 
Gatter- und Verbindungslaufzeiten. Dadurch werden diese Effekte direkt 
in der Applikation sichtbar.

von Blechbieger (Gast)


Lesenswert?

A. G. schrieb:
> Machen ein paar Millivolt in der
> Versorgungsspannung, ein paar Grad Temperatur und unterschiedliche Chips
> des gleichen Typs tatsächlich Abweichungen von etwa einem Faktor 2 bei
> den Delays?

Die Angaben beziehen sich auf den gesamten erlaubten Betriebsbereich 
(Spannung, Temperatur) und Intel sich selbst zugestehende 
Fertigungstoleranzen. Insbesondere die Temperatur hat einen massiven 
Einfluss. Genau gemessen haben wir es noch nicht aber wir hatten schon 
(schlechte) Designs die nicht den kompletten Temperaturbereich geschafft 
haben als auch Designs die mit einer neuen Charge plötzlich nicht mehr 
liefen.

Daher sind korrekte Timingconstraints auch das A & O.

von A. G. (grtu)


Lesenswert?

Ah, gut zu wissen. Dann werde ich wohl doch mal ein paar empirische 
Tests machen müssen. Vielen Dank! :)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.