VHDL ALU ohne Libraries

[David R. (legacydr)]

Hi zusammen!

Ich muss im Studium aktuell eine ALU mit einer 2Bit AluControl in VHDL 
programmieren. Das ganze ist mit einfachen bit_vektoren (mit variabler 
Größe) zu realisieren, wobei auch keine Libraries, Integer Operationen 
und Bibliotheksfunktionen von den Vektoren verwendet werden dürfen.
Für die Funktionen add und sub sollen außerdem procedures verwendet 
werden.
Ich habe Addieren, AND und OR Operationen schon zum Laufen bekommen, 
allerdings hänge ich bei der Subtraktion ziemlich.

Mein Ansatz wäre gewesen, den Eingang B ins Zweierkompliment zu 
verwandeln und dann die add-procedure aufzurufen.

Mein aktueller Code:

library work;
use work.all;

entity ALU is
   port (
     iSrcA      : in  bit_vector;
   iSrcB      : in  bit_vector;
   iALUControl: in  bit_vector(1  downto 0);
   oALUResult : out bit_vector;
   oZero    : out bit);
end ALU;

architecture Behave of ALU is 
  signal Result : bit_vector(iSrcA'range);
  procedure addBV(signal A, B : in bit_vector(iSrcA'range);
          signal res : out bit_vector(iSrcA'range)) is
          variable Output : bit_vector(iSrcA'range);
          variable Carry : bit := '0';
  begin
    for i in iSrcA'range loop
      Output(i) := A(i) xor B(i) xor Carry;
      Carry := (A(i) and B(i)) or (Carry and (A(i) xor B(i)));
    end loop;
    res <= Output;
  end procedure;
  
  procedure subBV(signal A, B : in bit_vector(iSrcA'range);
          signal res : out bit_vector(iSrcA'range)) is
          signal BMinus : bit_vector(iSrcA'range);
          variable back : bit_vector(iSrcA'range);
  begin
    -- Umwandeln von Wert in B auf Zweierkomplement
    -- Dann damit addBV aufrufen
    back(BMinus'range) := (not(B(B'range)));
    BMinus <= back;
    addBV(A, BMinus, res);
  end procedure;
begin
  -- iALUControl: "00": Add, "01": Sub, "10": And, "11": Or
  process (iALUControl,iSrcA, iSrcB)
  begin
    case iALUControl is
      when "00" => -- A + B
        addBV(iSrcA, iSrcB, Result);
      when "01" => -- A - B bzw. (A + (-B))
        --subBV(iSrcA, iSrcB, Result);
      when "10" => -- A AND B
        Result <= iSrcA and iSrcB;
      when "11" => -- A OR B
        Result <= iSrcA or iSrcB;
      when others =>
        Result <= (others => '0');
    end case;
  end process;
  
  Output: process (Result)
  begin
    oALUResult <= Result after 15 ns;
  end process;
  
  ZFlag : process (Result)
  begin
    if Result = (Result'range => '0') then
      oZero <= '1' after 10 ns;
    else
      oZero <= '0' after 10 ns;
    end if;
  end process;
end architecture Behave;

[Duke Scarring (Gast)]

Hast Du Dir die Subtraktion schonmal aufgemalt?
Wenn ja, kannst Du uns das hier zeigen?

Duke

[Jo U. (avrusb)]

Hallo,

in Deiner subBV() Routine bildest Du bis jetzt nur das EINER-Komplement!
Also vor Aufruf von addBV() einen weiteren Aufruf von addBV(BMinus, 1, 
res) einfügen.

Des weiteren lassen sich Deine beiden Prozesse auch als conditional 
signal assignments schreiben, aber das ist wohl eine Stilfrage.

[(prx) A. K. (prx)]

Jo U. schrieb:
> in Deiner subBV() Routine bildest Du bis jetzt nur das EINER-Komplement!

Subtraktion ist tatsächlich als Addition vom Einerkomplement 
implementierbar - aber mit am Anfang gesetzem Carry.

[my 50 Cents (Gast)]

David R. schrieb:
> Für die Funktionen add und sub sollen außerdem procedures verwendet
> werden.

Soll das eine reines Simulationsmodell werden?
Dir ist bewusst, dass das keine wirkliche echte ALU ergeben wird, die 
man asl drop in bei einer Schaltung wird verwenden können?
...auch wegen der *wait*s und *after*s, oder?

Ich habe auch bedenken, die Carry Chain so platt aufzusetzen. Das wird 
recht langsam werden ,,,