|
Anzeige
|
CPU Chip Bild
Gast
#6684666
Kennt jemand ein Bild eines Silizium Chips auf dem der Multiplizierer eingezeichnet ist? Hier gibt es das Bild eine ARM1 http://www.righto.com/2015/12/reverse-engineering-arm1-ancestor-of.html aber der hat keinen Multiplizierer. Das Bild kann auch eine 8- oder 16 Bit CPU darstellen. Hast du es hier http://electronupdate.blogspot.com/ und hier https://zeptobars.com/en/ schon versucht?
Gast
#6684708
chris_ schrieb: > Kennt jemand ein Bild eines Silizium Chips auf dem der Multiplizierer > eingezeichnet ist? Such mal nach DSP oder MAC-Unit (multiply and add). Bei den damaligen 80x87 Coprocessoren könnte man auch fündig werden: https://commons.wikimedia.org/wiki/File:Intel_80387_die.JPG Wobei es denen eher um Floating statt Hardware-multiplizierer geht. Hardware-Multiplizierer war dagegen die Domäner der DSP-processoren https://www.computerhistory.org/siliconengine/single-chip-digital-signal-processor-introduced/ Wenn es dir aber weniger ums Foto als um den Aufbau geht, dann schau mal in die cell-libraries der ASIC-Fabs oder in die fachliteratur bspw.: ISBN: 9783322967244 . Wenn es auch ein Multiplizierer ohne CPU sein darf: https://static.righto.com/images/rc4200/die-labeled-w700.jpg
Gast
#6684720
Und hier gibt es reichlich dokumentierte Analysen: https://www.richis-lab.de/
Gast
#6684816
Danke für eure Hinweise. Mir geht es um den Größenvergleich. Ich habe gesehen, dass der ARM-V2 schon einen Mulitplizierer hatte, aber nur einer Booth-Multiplier, der 16 Takte benötigt: https://en.wikichip.org/wiki/acorn/microarchitectures/arm2 Im M0+ soll ja ein single-cycle-Multiplier drinn sein. So wie ich früher mal gehört habe, braucht so ein Multiplier ziemlich viel Chipfläche verglichen zum Core. Ein Problem dabei ist, dass es Die-Bilder mit Floorplan hauptsächlich aus dem Prozessor-Mainstream gibt. Bei Mikrocontrollern ist das Interesse zu gering. Aussagekräftige Bilder mit Differenzierung der Teile der ALU sind aber bei Mainstream-Prozessoren nur aus jener relativ kurzen Phase zu erwarten, in der parallele Multiplizierer eingeführt wurden, aber bevor grössere Caches Einzug hielten. Mit grossen Caches ist der Anteil Gesamtfläche der ALU am Gesamtchip zu gering, um in einem Floorplan darin weitere Strukturen zu kennzeichnen. Hans de Vries hat sich sehr für Mikroarchitekturen und Analysen von Die-Photos der Mainstream-x86 interessiert. Auf seiner Seite sind ein paar Floorplans aus den Nuller-Jahren zu finden. Zu beachten ist, dass seine Aussagen und Darstellungen nicht direkt auf Herstellerinformation basieren, sondern eigene Interpretationen sind. Sie sind hochspekulativ und es ist viel Unfug dabei. Aber er präsentiert einige hübsche Bilder. http://www.chip-architect.org/ In seinem Floorplan zu einem K8 sind sogar noch Multiplier markiert, sowohl Integer wie FPU. Aber man erkennt dort auch, weshalb das bei späteren x86 Designs kaum noch identifizierbar ist. http://www.chip-architect.org/news/K8L_floorplan.jpg chris_ schrieb: > Im M0+ soll ja ein single-cycle-Multiplier drinn sein. So wie ich früher > mal gehört habe, braucht so ein Multiplier ziemlich viel Chipfläche > verglichen zum Core. Die-Shot eines Cortex-M3, ohne Floorplan. Die CPU ist ein Teil des optisch gut identifizierbaren Krams rechts unten. Wahrscheinlich kann man den Multipler erkennen, wenn man genug Ahnung hat. Aber so arg gross ist der Anteil an der Chipfläche nicht. https://upload.wikimedia.org/wikipedia/commons/6/67/STM32F100C4T6B-HD.jpg Der ATmega8 hat auch einen Multiplier, wenngleich nur 8x8. Auch hier ist der Teil des hübschen Bereichs rechts unten. https://upload.wikimedia.org/wikipedia/commons/e/e4/Atmega8-HD.jpg
Gast
#6685600
A. K. (prx) >In seinem Floorplan zu einem K8 sind sogar noch Multiplier markiert, >sowohl Integer wie FPU. Aber man erkennt dort auch, weshalb das bei >späteren x86 Designs kaum noch identifizierbar ist. >http://www.chip-architect.org/news/K8L_floorplan.jpg Erstaunlich, wie viel Platz für die Cashes eingeräumt wird. >Der ATmega8 hat auch einen Multiplier, wenngleich nur 8x8. Auch hier ist >der Teil des hübschen Bereichs rechts unten. >https://upload.wikimedia.org/wikipedia/commons/e/e4/Atmega8-HD.jpg Ich nehme an, die großen Bereiche sind die Speicherbereiche. Es scheint also so zu sein, dass die Speicher den größten Platz verbrauchen. Es sieht ja fast so aus, als wenn der Controller ein Speicher mit angeschlossener Recheneinheit ist. Ich finde es schon verwunderlich, dass man bezüglich der Größenverhältnisse nicht schon früher auf Dualcore bei Mikrocontrollern gesetzt hat. Gerade dort wird es zunehmend üblich, einen Core für schnelle Echtzeit und einen für Verwaltungsaufgaben einzusetzen. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
