Hallo, ich bin noch recht neu beim Layouten von Platinen. Mir ist bei der Durchsicht von 4 bis 8-lagigen Layouts aufgefallen, dass die Leiterbahnen und Kupferflächen auch auf den Innenlagen unterhalb von Isolatoren entfernt werden. Ich frag mich ehrlich gesagt, warum das so gemacht wird? Der Strom kriecht doch sowieso über die Platine. Viele Grüße und ein schönes Wochende Moritz
Was verstehst du in dem Zusammenhang unter Isolator?
Hallo, ich meinte Isolatorbausteine, wie die ISO77xx-Serie von Texas Instruments. Grüße Moritz
Typisch will man eine möglichst geringe Koppelkapazität.
Moritz schrieb: > ich meinte Isolatorbausteine, wie die ISO77xx-Serie von Texas > Instruments. na dann wird deine Frage verständlich. Moritz schrieb: > Mir ist bei der Durchsicht von 4 bis 8-lagigen Layouts aufgefallen, dass > die Leiterbahnen und Kupferflächen auch auf den Innenlagen unterhalb von > Isolatoren entfernt werden. > Ich frag mich ehrlich gesagt, warum das so gemacht wird? der ISO-Baustein dient dazu die Potentiale auf beiden Seiten zu trennen. wozu sollten dann auf anderen Lagen Kupferleitungen die Bereiche mit den getrennten Potentialen verbinden?
Ich hätte vorausgesetzt, dass die Potentiale nicht direkt miteinander verbunden sind. Neben den Koppelkapazitäten gibt es also keine andere die Isolation aufhebenden Effekte? Grüße Moritz
Angehängte Dateien:
-
Iso.jpg
33 KB
Moritz schrieb: > Ich frag mich ehrlich gesagt, warum das so gemacht wird? > Der Strom kriecht doch sowieso über die Platine. Nein tut er nicht. Auszug aus https://www.ti.com/lit/ug/slau661/slau661.pdf?ts=1624725556344&ref_url=https%253A%252F%252Fwww.startpage.com%252F
Moritz schrieb: > Ich hätte vorausgesetzt, dass die Potentiale nicht direkt miteinander > verbunden sind. dann wiederhole ich meine Frage: wozu sollten Kupferleitungen da sein, wenn sie nichts verbinden sollen? es gibt auf der Platine zwei getrennte Bereiche für die unterschiedlichen Potentiale. und kein Kupfer dazwischen.
Moritz schrieb: > Mir ist bei der Durchsicht von 4 bis 8-lagigen Layouts aufgefallen, dass > die Leiterbahnen und Kupferflächen auch auf den Innenlagen unterhalb von > Isolatoren entfernt werden. > Ich frag mich ehrlich gesagt, warum das so gemacht wird? Es geht dabei um die Isolationsspannung. Da kann es durchaus um mehrere kV gehen (im fehlerfall) gegen die da isoliert werden soll. Hättest du da Kupfer auf der Innenlage, würde das ggfs einfach durchschlagen und die ISO nutzlos.
Er meinte sicher, dass eine Abschirmlage oder etwas ähnliches darunter geführt wird. Die ist dann nicht mit beiden Seiten verbunden, sondern nur mit einer. Nicht bei jedem Layout ist es möglich, die ganze Platine in der Mitte komplett von Leiterbahnen oder irgendwelchen kupferhaltigen Sachen freizuhalten.
Achim S. schrieb: > dann wiederhole ich meine Frage: wozu sollten Kupferleitungen da sein, > wenn sie nichts verbinden sollen? Vielleicht sind es keine Kupferleitungen, sondern Kupferflächen. Kupferflächen werden auf Platinen zur Schirmung und zur Wärmeverteilung eingesetzt ;-)
Wolfgang schrieb: > Vielleicht sind es keine Kupferleitungen, sondern Kupferflächen. > Kupferflächen werden auf Platinen zur Schirmung und zur Wärmeverteilung > eingesetzt ;-) Genau, wie zur Schirmung oder sonst was. So hatte ich das Gedacht. Macht das für die Sicherheit wirklich soviel aus, ob durch einen Platinenkern getrenntes Kupfer oder die Platine als Kriechstrecke wirkt?
Moritz schrieb: > Macht das für die Sicherheit wirklich soviel aus, ob durch einen > Platinenkern getrenntes Kupfer oder die Platine als Kriechstrecke wirkt? Rechne es doch einfach selbst aus. In dem eine Fall sind es nur eine paar µ die als Isolation zur Verfügung stehen, beim anderen einige cm.
Vielleicht hilft Dir diese App-Note für sachgerechtes Layout dieser Isolationsbausteine im Industriekontext um Transienten und EMC in den Griff zu kriegen. Ist kein Anfängerthema, aber diese App Note gibt Dir mindestens einen Überblick um was es bei der Anwendung dieser Bausteine geht. Es gibt hauptsächlich diese verschiedene Arten dieser Bausteine: Magnetostriktive Kopplung (AD) Induktive Kopplung (TI) Kapazitive Kopplung (INTERSIL) Isolatoren mit eingebautem DC to DC Converter (TI/AD) Alle haben ihre eigenen Anforderungen. Besonders bei den Bausteinen mit dem DC2DC Converter muß man sich sehr sorgfältig an die Herstellerempfehlungen halten um ggf. einschlägige notwendige EMC und Transienten Abnahmen zu bestehen. Da beißen sich manchmal auch die Experten ihre Zähne aus. Das Layout, Wahl der Entkopplungskomponenten ist extrem kritisch bei den integrierten DC2DC Typen. Hier ist Einiges an Anwendungsempfehlungen: https://www.ti.com/lit/an/slla368c/slla368c.pdf?ts=1624754878843&ref_url=https%253A%252F%252Fwww.google.com%252F https://www.ti.com/lit/an/slla284b/slla284b.pdf?ts=1624755569356&ref_url=https%253A%252F%252Fwww.google.com%252F https://www.eetimes.com/how-to-design-with-capacitive-digital-isolators/ https://www.analog.com/en/technical-articles/digital-isolators-simplify-design-and-ensure-system-reliability.htmlhttps://www.analog.com/en/technical-articles/digital-isolators-simplify-design-and-ensure-system-reliability.html
Moritz schrieb: > Genau, wie zur Schirmung oder sonst was. So hatte ich das Gedacht. der Hersteller deiner ISO Bausteine (TI) schreibt in seinen Design Guide: "requirements. Also, on all layers keep the space under the isolator free from traces, vias, and pads to maintain maximum creepage distance (see Figure 9)." Im Datenblatt und im Design Guide malt er einen roten Block in den Bereich unter die Isolationsstrecke um deutlich zu zeigen, das auf allen Lagen kein Kupfer sein darf. und du willst ihm dass nicht glauben weil du denkst, dass das Kupfer dort für "Schirmung oder sonst was" sinnvoll wäre? ich bin schon eine Weile im Geschäft, aber ich kann mich an keinen Fall einen, in den es klug gewesen wäre, sich bewusst gegen die eindeutigen Designvorgaben des Herstellers zu entscheiden. zumindest wenn es sich um einen"Qualitätshersteller" wie in diesem Fall TI handelt. (es gibt auch andere, die tatsächlich auch mal Unsinn ins Datenblatt schreiben) Moritz schrieb: > Macht das für die Sicherheit wirklich soviel aus, TI geht Mal jedenfalls davon aus.
Peter D. schrieb: > Typisch will man eine möglichst geringe Koppelkapazität. Das ist eine der Gründe, warum man die Fläche unter einem Isolator freihält. Die "Koppelkapazität" kann bei großem Spannungstransienten Ströme leiten. Gegen die galvanische Trennung. Je weniger Koppelkapazität ist, desto besser die Trennung gegen Transienten. Deswegen ist der Isolation-Distanz im Isolator selber auch wichtig.. Ich habe vorher ISO72xx benutzt, es war 8um. Laut Datenblatt von ISO77xx es ist bei 21um. Wenn ich richtig erinere, zum Beispiel bei magnetischen Kopplern ist es bei 40um oder 25um.
Moritz schrieb: > Macht das für die Sicherheit wirklich soviel aus, ob durch einen > Platinenkern getrenntes Kupfer oder die Platine als Kriechstrecke wirkt? Ja! Es werden auch extra Schlitze im PCB verlangt um Kriechstrecken zu verlängern. Schau doch in die Wikipedia, da gibt es sogar Fotos dazu: https://de.wikipedia.org/wiki/Kriechstromfestigkeit#/media/Datei:Kriechstromfestigkeit_pcb.jpg https://de.wikipedia.org/wiki/Kriechstromfestigkeit
Moritz schrieb: > Der Strom kriecht doch sowieso über die Platine. Das ist so gesehen eine falsche Ansicht, weil sinnlos allgemein...genauso könntest du sagen "Luft ist doch sowieso überall" oder Ähnliches... Gruß Rainer
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.