Altium - Potential über Bauteil führen

Gast #6764584
Lesenswert?

Hallo,

ich habe in Altium ein Objekt angelegt, welches intern einen Kurzschluss 
darstellt, aber zwei völlig enternt liegende Pads besitzt.
Im Schaltplan habe ich dafür nur einen Pin vorgesehen, die Pads haben 
folglich alle die Designator Nummer "1".

Nun habe ich im PCB Design allerdings stets eine "unconnected" Warnung 
zwischen den beiden Pins.

Wie erkläre ich Altium, dass das Potential quasi über das Bauteil an den 
Ort geführt wird und folglich schon da ist, so dass die Fehlermeldung 
verschwindet?
Gast #6764696
Lesenswert?

Altium schrieb:
> Wie erkläre ich Altium, dass das Potential quasi über das Bauteil an den
> Ort geführt wird

Gar nicht. Denn du möchtest nicht eine Versorgung über einen Chip weiter 
verteilen. Nie niemals nicht!

Altium schrieb:
> Nun habe ich im PCB Design allerdings stets eine "unconnected" Warnung
> zwischen den beiden Pins.

Und das ganz zu Recht.

Ausnahmen wie Halleffekt Strom-Sensoren ACS712 gibt es natürlich, aber 
dort werden die Potentiale dann auch nicht gleich bezeichnet.
Gast #6765227
Lesenswert?

Hallo,

danke, die Jumper haben mir tatsächlich weiter geholfen!


Ich hätte allerdings noch eine Folgefrage:

Wie gehe ich damit um, in einem Bauteil zwei unterschiedliche Netze 
jeweils miteinander zu verbinden?

Irgendwie kann man nur auf Component-Ebene einen "Net-Tie" einstellen, 
der dann ofenbar für alle Pads des Bauteils zu gelten scheint.

Ich habe allerdings nun noch ein Bauteil, das über 4 Pads verfügt, von 
denen jeweils 2 Stück kurzgeschlossen werden sollen.
Wenn ich nun auf Net-Tie umstelle, und eine Verbindung der jeweils nicht 
zusammnengehörigen Bauteile herstelle, dann meldet der DRC das leider 
nicht... scheint also irgendwie noch nicht der Weisheit letzter Schluss
#6765282
Lesenswert?

Altium schrieb:
> Wenn ich nun auf Net-Tie umstelle, und eine Verbindung der jeweils nicht
> zusammnengehörigen Bauteile herstelle, dann meldet der DRC das leider
> nicht

Du mußt das Footprint entsprechend definieren.
Ich habe z.B. Shuntwiderstände als Net-Tie definiert und im Footprint 
jeweils 2 Pads aneinander gelegt.
Ich hatte früher echte 4-Leiter-Widerstände benutzt, aber die werden 
nicht mehr hergestellt. Man muß also für SMD-Widerstände mit 2 
Anschlüssen ein Footprint mit 4 Anschlüssen basteln.
#6765284
Lesenswert?

Peter D. schrieb:
> Ich habe z.B. Shuntwiderstände als Net-Tie definiert und im Footprint
> jeweils 2 Pads aneinander gelegt.

Bleibt nur die Frage warum.
Nicht nur dass ein Shunt verschiedene Potentiale an beiden Anschlüssen 
hat, die ganze Idee einen solchen Shunt in einer Schaltung einzusetzen 
basiert darauf dass es diesen Potentialunterschied gibt.
Das ist es doch grotesk dies mit einem NetTie anders zu definieren.
Gast #6765324
Lesenswert?

...das entspricht ja so ziemlich exakt meinem Anwendungsfall ;)

Also ich habe nun jeweils zwei Paare an Pads die kurzgeschlossen sind. 
Das Component ist als Net-Tie (in BOM) definiert.

Die Pads 1 und 3 sind verbunden.
Die Pads 2 und 4 sind verbudnen.

Tatsächlich bekomme ich keinen Fehler, ABER ich erhalte eine Warnung:

1 Net Tie failed verification
"Component R100... has isolated copper"

Ist das bei dir auch so, Peter D.?
Gast #6765342
Lesenswert?

@Cyblord, der Grund ist:

Die Messeitungen bis zu den Shunt-Pads werden differential pair geroutet 
und sollen an jeweils symmetrischen Punkten im Shunt angreifen.
Sie benötigen also einen eigenen Netznamen, sonst könnte Altium es 
nämlich gar nicht als Differential Pair erkennen.
#6765365
Lesenswert?

Cyblord -. schrieb:
> Bleibt nur die Frage warum.

Ich will damit den Meßfehler und TK durch den Spannungsabfall über die 
Kupferbahnen reduzieren.
Der Laststrom fließt über die Stirnseiten, die Sensespannung wird nahe 
der Mitte abgegriffen.

Es gibt aber auch Shunts von Vishay mit Anschlüssen an der Breitseite. 
Dann kann man zwei Pads (Power, Sense) nebeneinander setzen.

https://www.mouser.de/datasheet/2/428/vcs1625z-2054.pdf
#6765659
Lesenswert?

Altium schrieb:
> Tatsächlich bekomme ich keinen Fehler, ABER ich erhalte eine Warnung:
>
> 1 Net Tie failed verification
> "Component R100... has isolated copper"

Ein Net Tie ist dafür da, in einem Layout unterschiedliche Netze an 
einer Stelle verbinden zu können (häufige Anwendung: AGND und DGND).
Ein solches Net Tie-Bauteil verbindet die beiden Netze direkt mit Kupfer 
auf der Leiterplatte.
Bei Dir ist das nicht der Fall, das merkt AD und warnt, was für die 
meisten Anwendungen gut und richtig ist.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren