50% PWM für H-Brücke mit Attiny1614

[pwm (Gast)]

Hallo,

ich würde gerne ein 50% Duty Cycle erzeugen für zwei mosfet gates mit 
einer Totzeit um einen KS zu verhindern. Taktrate 20, 50, 70 und 100 
kHz.

Der TCD0 Timer des  Attiny1614 sollte diese Funktion bieten, falls ich 
das Datenblatt nicht falsch verstehe. Datenblatt im Anhang. Pin PA4 und 
PA5 wären die Ausgänge. Leider bekomme ich es nicht hin...

Mein Versuch:

int main(void) {
    PORTA.DIRSET |= 0b00110000;
    
    TCD0.CTRLA = 0b00001010; // 20 MHz; CNTPRES = 0x1; SYNCPRES = 0x1;
    TCD0.CTRLB = 0x01; // TWO RAMP 0x1
    TCD0.CTRLC = 0x00; // TCD_FIFTY_bm;
    
    TCD0.CMPASETL = 0b00000000;
    TCD0.CMPASETH = 0b00000000;
    
    TCD0.CMPBSETL = 0b00111111;
    TCD0.CMPBSETH = 0b00000000;
    
    TCD0.CMPACLRL = 0b00111110;
    TCD0.CMPACLRH = 0b00000000;
            
    TCD0.CMPBCLRL = 0b11111110;
    TCD0.CMPBCLRH = 0b11111111;
    
    TCD0.STATUS = TCD_ENRDY_bm;
    TCD0.CTRLA = TCD_ENABLE_bm;
    sei();
    
    while (1) {

    }
}

Würde mich über Hinweise freuen.

[Kurzwelle (Gast)]

While watt??

[Kurzwelle (Gast)]

Ach so….mhhh…

[Kurzwelle (Gast)]

void tcd_capt_start(void){
    // Event setup(trigger = PA1)
    EVSYS.ASYNCCH0 = EVSYS_ASYNCCH0_PORTA_PIN1_gc;
    EVSYS.ASYNCUSER6 = EVSYS_ASYNCUSER6_ASYNCCH0_gc;

    // TCD setup(capture mode)
    TCD0.CTRLA = 0;
    TCD0.CMPBCLR = 0xFFF;
    TCD0.INTFLAGS = TCD_TRIGA_bm;
    TCD0.INTCTRL = TCD_TRIGA_bm;
    TCD0.EVCTRLA = TCD_CFG_ASYNC_gc | TCD_ACTION_CAPTURE_gc | 
TCD_TRIGEI_bm;
    TCD0.CTRLB = TCD_WGMODE_ONERAMP_gc;
    while (!(TCD0.STATUS & TCD_ENRDY_bm));
    TCD0.CTRLA = TCD_CLKSEL_EXTCLK_gc | TCD_ENABLE_bm;
}

[Matthias S. (Firma: matzetronics) (mschoeldgen)]

pwm schrieb:
> TCD0.CTRLA = TCD_ENABLE_bm;

Und hier machst du deine ganze schöne Init von TCD0.CTRLA wieder platt.

[pwm (Gast)]

Matthias S. schrieb:
> Und hier machst du deine ganze schöne Init von TCD0.CTRLA wieder platt.

Oh ja, das ist natürlich nicht gut.
TCD0.CTRLA |= TCD_ENABLE_bm;
Klappt leider nicht.

[pwm (Gast)]

Nur zur Sicherheit:

Ich müsste doch an PA4 und PA5 die PWM messen können?

[S. Landolt (Gast)]

> Klappt leider nicht.

Und wenn die Zeile von kurzwelle eingebaut wird?
> while (!(TCD0.STATUS & TCD_ENRDY_bm));

Denn ENRDY ist readonly, folglich
> TCD0.STATUS = TCD_ENRDY_bm;
Unsinn; und "Ensure" heißt nicht "Enable".

[S. Landolt (Gast)]

Ich habe hier nur AVR-Dx, vermute aber, dass das ähnlich aussieht:
Es muss in TCD0.FAULTCTRL CMPAEN und CMPBEN gesetzt werden. Cave: für 
dieses Register gilt 'Property: Configuration Change Protection'.

[S. Landolt (Gast)]

Auf die Schnelle, ist zwar Assembler und für einen AVR128DB28, hilft 
aber vielleicht trotzdem weiter - dies erzeugt an PA4 ein Rechtecksignal 
mit Tastgrad 0.5:

    sbi     VPORTA_DIR,4                                ; TCD.WOA
    putiw   TCD0_CMPBCLR,4095
    putiw   TCD0_CMPASET,2047
    puti    CPU_CCP,CPU_CCP_IOREG_gc
    puti    TCD0_FAULTCTRL,0b00010000                   ; COMPAEN
     lds    tmp0,TCD0_STATUS
     sbrs   tmp0,0                                      ; ENRDY
    rjmp    pc-3
    puti    TCD0_CTRLA,0b0_00_00_00_1                   ; enable

[Georg M. (g_m)]

3. Generating Complementary Driving Signals
In this example the TCD instance is configured to generate two 
complementary signals with 50 kHz frequency and 100 ns dead time.

http://ww1.microchip.com/downloads/en/AppNotes/TB3212-Getting-Started-with-TCD-90003212A.pdf

[Veit D. (devil-elec)]

Hallo,

µC: AVR128DB48
Taktquelle: interne 16MHz

Im Eingangscode gibts mehrere Dinge. Den CPU Registern fehlt die 
Schreibberechtigung und das Eventsystem wird nicht benötigt. Die Compare 
Register muss man nicht unterteilen. Die Frequenzen kannste sicherlich 
selbst anpassen. Formeln stehen im Manual.

void initTCD0 (void) // 12 Bit Timer -->> max 4096
{   
    // Duty Cycle 50%
    const uint16_t lowTime  {500};
    const uint16_t highTime {500};
     
    TCD0.CTRLA = TCD_CLKSEL_OSCHF_gc;
        
    TCD0.CTRLB = TCD_WGMODE_ONERAMP_gc;
    
    TCD0.CMPASET = lowTime;                 // WOA     
    TCD0.CMPACLR = lowTime + highTime;      // WOA
    TCD0.CMPBSET = lowTime;                 // WOB                    
    TCD0.CMPBCLR = lowTime + highTime;      // WOB
        
    /* Enable the PWM channels */
    CPU_CCP = CCP_IOREG_gc;
    TCD0.FAULTCTRL = (TCD_CMPAEN_bm | TCD_CMPA_bm | TCD_CMPBEN_bm | TCD_CMPB_bm);
    
    /* Wait for TCD to be ready for enabling */
    while (!(TCD0.STATUS & TCD_ENRDY_bm)) { ; }
        
    TCD0.CTRLA |= TCD_ENABLE_bm;    // Enable TCD0
}