Sinnvolle Taktfrequenz Spartan 3

Dennis E. schrieb:
> Jetzt stellt sich mir die Frage ob man
> dann auch seine Logik damit betreiben kann

kommt ein Stück weit auf die Logik an. In den meisten Fällen wird eine 
"ernsthafte" Logik nicht beim Maximum dessen laufen, was die DLL grade 
noch schafft.

Im User Guide sind ein paar Abschätzungen dafür, welche maximalen Takte 
man z.b. für bestimmte Zählerbreiten... erwarten kann
https://www.xilinx.com/support/documentation/user_guides/ug331.pdf
(z.B. Seite 390) Für einen 8 bit Zähler geht's danach schon rauf bis 
333MHz.

Dennis E. schrieb:
> Im Datenblatt des Spartan 3 steht, dass die maximale AUsgangsfrequenz
> der DLL 334 MHz betragen kann.

Nein, das steht da nicht. Wenn sich da Zahlenangaben finden, dann sind 
die abgestuft nach gewählten Speedgrade, Operating conditions und noch 
ein paar Randbedingungen (passende Eingangsfrequenz, einstellbare 
Faktoren.

Eine DLL ist kein WünschDirWas-Oszillator

Wer Highspeed will muß man auch die Bedingungen dafür garantieren 
(Stütz-C's nah an (DCM)-Versorgungpins, Spannung eher an der 
Toleranzgrenze, geringe Die-Temperatur durch Entwärmkonzept 
garantieren....

> Jetzt stellt sich mir die Frage ob man
> dann auch seine Logik damit betreiben kann und
Klar kann man, auch mehrstufige, man kann ja auch multicycle path 
setzen. Ob es funktioniert ist eine andere Frage.

> wie sinnvoll das ist.

'Fourty Two!' ist die Antwaort auf die Frage nach Sinn des Lebens,der 
Universums und einfach allem. Du mußt schon genauer 'Sinn der 
Takt-Dimensionierung' definieren als auf Kindergartenniveau.

> Vorausgesetzt natürlich die Constraints sind dafür auch gesetzt.

Njein, gesetzte constraint sind nicht entscheident, sondern erfüllte 
oder wenigstens erfüllbare timing constraints. U.U. muß man sein Design 
etwas umbauen um das zu erreichen. Da gibts unter dem Stichwort 'timing 
closure' pfundweise Guides zum Selbststudium.

https://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/ug612.pdf

Dennis E. schrieb:
> Jetzt stellt sich mir die Frage ob man
> dann auch seine Logik damit betreiben kann und wie sinnvoll das ist.
Jetzt stellt sich die Frage, was Du unter Logik verstehst :-)
Eine Soft-CPU, wie z.B. der Microblaze, schafft (je nach Peripherie) bis 
zu 90 MHz im Spartan3.

Duke

Duke Scarring schrieb:
> Dennis E. schrieb:
>> Jetzt stellt sich mir die Frage ob man
>> dann auch seine Logik damit betreiben kann und wie sinnvoll das ist.
> Jetzt stellt sich die Frage, was Du unter Logik verstehst :-)
> Eine Soft-CPU, wie z.B. der Microblaze, schafft (je nach Peripherie) bis
> zu 90 MHz im Spartan3.
>
> Duke

State Machine und Zähler bis 32 Bit.

Dennis E. schrieb:
> Zähler bis 32 Bit.
Zähler wurden ja schon erwähnt.

> State Machine
Das ist ein weites Feld. Eine State Machine kann zwei States haben oder 
mehr als 100 und dann noch mit komplexen Bedingungen um zwischen den 
States zu wechseln.

Am Besten den (funktionierenden) Code durch Synthese und P&R schicken 
und schauen, was für Zeiten schaffbar sind.

Duke

Dennis E. schrieb:
> Zähler bis 32 Bit.

Und was für einen Zähler?

Da gibt es auch mehr Varianten als ein Dreikäsehoch Finger an den Händen 
hat. Als Schnellster zählt in der FPGA-Liga wohl ein LFSR, auch wenn 
Klein-Doofi meint, man könne nur auf Weise und zwar mit den Fingern von 
Daumen Links nach kleinen Finger rechts zählen ...

https://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=web&cd=&ved=2ahUKEwjrh960kYH0AhUegP0HHWzeDswQFnoECAYQAQ&url=https%3A%2F%2Fpeople.kth.se%2F~shan2%2Fthesis%2FMSc-seyed-h-a-niaki.pdf&usg=AOvVaw2nYRtn2qjMhOAaKOkCwG1e